2. PCIe配置空间基础：256字节 vs 4KB与头部结构

PCIe配置空间是软件（通常是BIOS、操作系统或驱动程序）发现、初始化和控制PCIe设备的关键接口。理解配置空间的大小演变和头部结构，是进行后续BAR空间测试和性能分析的基础。

2.1 配置空间大小：从256字节到4KB的演进

PCIe规范在兼容传统PCI的基础上，将配置空间从256字节扩展到了4KB。这一变化是为了满足PCIe设备更复杂的配置需求，例如多个虚拟通道、高级错误报告（AER）和电源管理能力。

2.2 配置空间头部结构详解

无论是256字节还是4KB，配置空间的前64字节（0x00-0x3F）被称为配置头部。根据设备类型，头部分为Type 0（非桥设备）和Type 1（PCIe桥/交换机）。

2.2.1 Type 0 头部（Endpoint设备）

下图展示了Type 0头部的关键寄存器布局，这是测试中最常访问的区域。

2.2.2 关键寄存器字段解析

在测试过程中，以下寄存器字段是必须理解和验证的：

• Vendor ID (0x00-0x01): 厂商唯一标识。例如，Intel为0x8086，AMD为0x1022。测试时需确认读取值与预期一致。
• Device ID (0x02-0x03): 设备型号标识。结合Vendor ID唯一确定一个设备。
• Command Register (0x04-0x05): 控制设备行为的关键寄存器。
  • Bit 0 (I/O Space Enable): 使能I/O空间访问。
  • Bit 1 (Memory Space Enable): 使能内存空间访问。测试BAR前必须置1。
  • Bit 2 (Bus Master Enable): 使能设备作为总线主控发起DMA。
• Status Register (0x06-0x07): 反映设备状态，如中断状态、错误状态。
• Class Code (0x09-0x0B): 设备功能分类。例如，0x01表示大容量存储控制器，0x02表示网络控制器。
• Capabilities Pointer (0x34): 指向PCIe能力结构链表的起始偏移。这是访问扩展配置空间的入口。

2.3 配置空间访问流程

软件通过以下步骤读取配置空间：

1. 确定Bus/Device/Function (BDF): 系统枚举时分配。
2. 构造MMCFG地址: 基地址 + (Bus × 4KB + Device × 256B + Function × 4KB + 偏移)。
3. 执行内存读/写: 对构造的地址进行32位或64位访问。
4. 解析返回数据: 根据偏移解析Vendor ID、BAR等字段。

// 使用 sysfs 读取 Vendor ID
cat /sys/bus/pci/devices/0000:01:00.0/vendor

// 使用 setpci 读取 Command 寄存器
setpci -s 01:00.0 COMMAND

// 使用 lspci 查看完整配置空间
lspci -xxx -s 01:00.0

2.4 配置空间与BAR空间的关系

配置空间中的BAR寄存器是连接配置空间与性能测试的桥梁。BAR定义了设备内部寄存器或内存的基地址和大小。测试BAR空间读写性能前，必须通过配置空间完成以下步骤：

2.5 扩展配置空间（4KB区域）

在0x40到0xFFF的扩展空间中，PCIe设备通过能力结构链表提供高级功能。每个能力结构以Capability ID和Next Pointer开始。

常见的PCIe扩展能力包括：

• PM (Power Management): 电源管理状态控制。
• MSI/MSI-X: 消息信号中断，用于高性能中断传递。
• PCIe Capability: 链路状态、设备端口类型、最大载荷大小等。
• AER (Advanced Error Reporting): 高级错误报告，用于记录和上报PCIe链路错误。
• SR-IOV: 单根I/O虚拟化，用于虚拟化场景。