2. PCIe 配置空间：结构、寄存器与访问机制

PCIe 配置空间是软件与硬件交互的“契约书”。Linux 内核通过读取和写入配置空间来枚举设备、分配资源、配置 DMA 引擎。本章深入解析配置空间的结构（Type0/Type1）、关键寄存器（VID/DID/Class Code/BAR）以及访问机制（CFG 读写）。

2.1 配置空间结构：Type0 与 Type1

PCIe 配置空间大小为 4KB（4096 字节），分为 256 字节的 PCI 兼容配置空间（Header）和 3840 字节的 PCIe 扩展配置空间（Capability 结构）。根据设备类型，Header 分为两种：Type0（Endpoint 设备）和 Type1（Bridge/交换机设备）。

Type0 配置空间 Header（Endpoint）

Type1 配置空间 Header（Bridge）

2.2 配置空间寄存器详解

VID / DID / Class Code

• Vendor ID (VID)： 由 PCI SIG 分配的唯一厂商标识。例如 Intel=0x8086，AMD=0x1022，NVIDIA=0x10DE。
• Device ID (DID)： 厂商内部定义的设备型号。驱动通过 VID+DID 组合匹配设备。
• Class Code： 3 字节，分为 Base Class（基类）、Sub Class（子类）、Programming Interface（编程接口）。例如 NVMe 为 0x010802（Base=01 大容量存储，Sub=08 非易失性，ProgIF=02 NVMe）。

Base Address Register (BAR)

BAR 是 DMA 传输的核心寄存器。设备通过 BAR 向系统报告所需的地址空间大小和类型（内存空间或 I/O 空间）。Linux 内核在枚举时写入全 1 到 BAR，然后读取回值来确定大小。

Capabilities Pointer 与 Capability 链表

PCIe 扩展功能通过 Capability 链表实现。Capabilities Pointer（偏移 0x34）指向第一个 Capability 结构。每个 Capability 包含 Cap ID、Next Pointer 和数据区。常见 Capability 包括：

• 0x10： PCI Express Capability（必备）
• 0x05： MSI Capability（消息信号中断）
• 0x11： MSI-X Capability（多向量消息中断）
• 0x01： Power Management Capability
• 0x09： Vendor-Specific Capability（厂商自定义）

2.3 配置空间访问机制

Linux 内核通过两种方式访问 PCIe 配置空间：CFG 读写（I/O 端口或内存映射） 和 PCIe 原生 ECAM（Enhanced Configuration Access Mechanism）。

传统 CFG 读写（I/O 端口方法）

仅用于 PCI 兼容设备。通过 I/O 端口 0xCF8（配置地址端口）和 0xCFC（配置数据端口）进行 32 位访问。

// 读取配置空间 32 位值
uint32_t pci_cfg_read(uint8_t bus, uint8_t dev, uint8_t func, uint8_t offset) {
    uint32_t address = (1 << 31) | (bus << 16) | (dev << 11) | (func << 8) | (offset & 0xFC);
    outl(0xCF8, address);
    return inl(0xCFC);
}

PCIe ECAM（内存映射方法）

PCIe 原生机制。将配置空间映射到系统内存地址空间，每个设备占用 4KB，通过 MMIO 直接访问。地址格式：

// ECAM 地址计算
// 基址 + (bus << 20) | (device << 15) | (function << 12) | offset
// 例如：MMCFG 基址为 0xF0000000，访问 Bus 0, Dev 0, Func 0, Offset 0x10
// 物理地址 = 0xF0000000 + (0 << 20) | (0 << 15) | (0 << 12) | 0x10
//          = 0xF0000010

Linux 内核配置空间访问 API

2.4 配置空间结构总览图

2.5 配置空间访问流程

Linux 内核在启动时通过以下流程枚举 PCIe 设备并读取配置空间：

1. 扫描总线： 从 Bus 0 开始，读取每个 Device/Function 的 Vendor ID。如果 VID != 0xFFFF，则设备存在。
2. 读取 Header Type： 判断是 Type0 还是 Type1。如果是 Type1（Bridge），递归扫描 Secondary Bus。
3. 分配资源： 读取 BAR 寄存器，确定设备需要的地址空间大小，分配物理地址并写回 BAR。
4. 加载驱动： 根据 VID/DID 匹配驱动表，调用驱动的 probe() 函数。
5. 驱动初始化： 驱动通过 pci_iomap() 映射 BAR，配置 DMA 引擎，注册中断。

2.6 配置空间与 DMA 的关联

DMA 传输依赖配置空间中的以下关键信息：