3. Gen4 物理层电气特性：差分阻抗、眼图模板、抖动预算、去加重与均衡要求
PCIe Gen4 物理层电气特性是链路能否在 16 GT/s 速率下稳定训练与运行的核心保障。与 Gen3 相比，Gen4 将比特率翻倍，但并未显著增加通道损耗预算，因此对差分阻抗连续性、信号完整性（SI）以及均衡算法的收敛能力提出了极为严苛的要求。本节将逐一拆解 Gen4 物理层的四大关键电气参数及其工程部署要点。
3.1 差分阻抗与通道连续性
Gen4 链路要求从发送端（Tx）封装到接收端（Rx）封装之间的整个通道保持严格的差分阻抗控制。任何阻抗不连续点都会引起反射，恶化眼图张开度，并导致 DFE 无法收敛。
| 参数 | Gen4 规范要求 | 工程部署建议 |
|---|---|---|
| 差分目标阻抗 | 85 Ω ± 15% （推荐 85 Ω） | PCB 走线严格按 85 Ω 差分设计，避免使用 100 Ω 遗留设计 |
| 共模阻抗 | 50 Ω ± 10% | AC 耦合电容焊盘区域需做阻抗补偿 |
| 阻抗不连续容忍度 | 单点反射系数 < 10% | 过孔、连接器、焊盘处需进行背钻和 3D 电磁仿真 |
| 通道插入损耗（IL） | @ 8 GHz ≤ -20 dB （典型参考通道） | FR4 材料建议走线长度 ≤ 12 英寸，超过需使用低损耗材料 |
工程避坑： 许多 Gen3 升级到 Gen4 的板卡直接沿用 100 Ω 差分阻抗设计，导致回波损耗超标，链路训练反复失败。务必在 PCB 叠层阶段将差分阻抗调整为 85 Ω，并验证 TDR 曲线。
排查工具： 使用 TDR（时域反射计）测量从 Tx 焊球到 Rx 焊球的全程差分阻抗曲线，重点关注过孔、连接器、AC 耦合电容三个典型突变点。
3.2 眼图模板与抖动预算
Gen4 的眼图模板（Eye Mask）定义了接收端在特定误码率（BER = 1E-12）下必须满足的电压和时间开度。抖动预算则将总抖动（TJ）分解为随机抖动（RJ）和确定性抖动（DJ），用于指导时钟恢复电路（CDR）和均衡器设计。
3.2.1 Gen4 眼图模板参数
| 参数 | Gen4 规范值 | 说明 |
|---|---|---|
| UI（单位间隔） | 62.5 ps | 16 GT/s 对应的比特周期 |
| 眼高（Eye Height） | ≥ 25 mV （差分） | Rx 输入处的最小电压开度 |
| 眼宽（Eye Width） | ≥ 0.3 UI | Rx 输入处的最小时间开度 |
| 模板中心偏移 | ± 0.1 UI | CDR 锁定点的允许偏移范围 |
关键约束： Gen4 的眼图模板比 Gen3 更窄（Gen3 眼宽要求 ≥ 0.4 UI），这意味着 Gen4 对抖动和 ISI 的容忍度更低。如果通道损耗过大或均衡不足，眼图会完全闭合，导致链路无法完成 Gen4 速度协商。
3.2.2 抖动预算分解
Gen4 规范将总抖动（TJ）按以下方式分配给各个子系统：
- 发送端抖动（Tx Jitter）： TJ_Tx ≤ 0.15 UI（包含 PLL 相位噪声和电源噪声）
- 通道抖动（Channel Jitter）： 由 ISI 和串扰引起，通常占 0.2 ~ 0.3 UI
- 接收端抖动（Rx Jitter）： CDR 跟踪误差和采样时钟抖动，≤ 0.1 UI
- 总抖动预算（TJ_Budget）： TJ_total ≤ 0.55 UI（BER = 1E-12）
3.3 Gen4 去加重与均衡（CTLE/DFE）要求
Gen4 在发送端使用 3-tap 去加重（De-emphasis）来预补偿高频损耗，在接收端采用连续时间线性均衡器（CTLE）和判决反馈均衡器（DFE）的组合来恢复信号。均衡器的正确配置是链路训练成功的关键。
3.3.1 发送端去加重
Gen4 发送器支持以下去加重模式：
- -3.5 dB 去加重： 用于短通道（损耗 < 10 dB），减少过冲
- -6 dB 去加重： 用于中等通道（损耗 10 ~ 16 dB），标准配置
- -9 dB 去加重： 用于长通道（损耗 > 16 dB），需配合 CTLE 高增益
3.3.2 接收端均衡器配置
| 均衡器 | Gen4 要求 | 作用 | 调试要点 |
|---|---|---|---|
| CTLE | 支持 0 ~ 12 dB 可调增益 | 补偿通道高频衰减，放大信号 | 增益过高会放大高频噪声，需与 DFE 配合 |
| DFE | 至少 4 个抽头（Tap），建议 5 ~ 7 个 | 消除 ISI 后标（Post-cursor）干扰 | 抽头系数在训练阶段自适应收敛 |
| DC 增益 | 固定或可调 | 设置信号直流工作点 | 需确保不使 ADC 或比较器饱和 |
训练流程： Gen4 链路训练期间，Rx 会通过 LTSSM 的 Recovery 状态向 Tx 发送均衡系数更新请求（EQ 阶段）。Tx 根据请求调整去加重幅度，Rx 同时调整 CTLE 增益和 DFE 抽头系数，直到眼图满足模板要求。如果 DFE 无法收敛（通常表现为抽头系数振荡），链路会降速到 Gen3 或 Gen2。
3.4 工程部署故障排查清单
在实际 Gen4 链路调试中，以下排查步骤可快速定位物理层电气问题：
- 检查差分阻抗： 使用 TDR 测量全程阻抗，确认 85 Ω 目标，记录所有不连续点位置。
- 测量眼图： 在 Rx 焊球处使用示波器捕获眼图，与 Gen4 模板对比，记录眼高和眼宽裕量。
- 分析抖动： 使用抖动分析软件分离 RJ 和 DJ，确认 DJ 主要来源（ISI 或串扰）。
- 验证均衡收敛： 通过调试软件读取 DFE 抽头系数，检查是否稳定且未饱和。
- 检查去加重设置： 确认 Tx 去加重幅度与通道损耗匹配，避免过冲或欠冲。
实战案例： 某 Gen4 固态硬盘在 16 GT/s 下链路训练失败，降速到 8 GT/s。排查发现 PCB 走线使用了 100 Ω 差分阻抗，且过孔未背钻，导致反射系数达 18%。将阻抗调整为 85 Ω 并对过孔进行背钻后，链路成功锁定 Gen4 速率，眼图眼高从 18 mV 提升到 32 mV。