2. PCIe 配置空间：配置空间结构、Capability 链表、Type0 与 Type1 配置头

PCIe 配置空间是软件发现、枚举和配置设备的基础。与传统的 PCI 总线不同，PCIe 将配置空间扩展至 4 KB，并引入了基于 Capability 链表的扩展机制。本章将深入剖析配置空间的物理结构、Type0 与 Type1 配置头的差异，以及 Capability 链表的遍历方法。

2.1 配置空间结构概述

每个 PCIe 功能（Function）都拥有独立的 4 KB 配置空间。前 256 字节（Offset 0x00 – 0xFF）与传统的 PCI 配置空间完全兼容，称为 PCI 兼容配置空间。剩余的 3840 字节（Offset 0x100 – 0xFFF）是 PCIe 扩展配置空间，用于存放 PCIe 扩展 Capability 结构。

2.1.1 配置空间布局

2.2 Type0 与 Type1 配置头

配置头位于配置空间的前 64 字节。根据设备类型，配置头分为两种：Type0（用于非桥设备，如 Endpoint）和 Type1（用于桥设备，如 Root Port、Switch Port）。

2.2.1 Type0 配置头结构

Type0 配置头用于标识一个具体的 PCIe 功能（Function）。其关键字段如下：

2.2.2 Type1 配置头结构

Type1 配置头用于 PCIe 桥设备。与 Type0 相比，Type1 头包含了用于桥接和总线管理的字段，如主总线号、次总线号、 subordinate 总线号等。

2.2.3 Type0 与 Type1 配置头对比

2.3 Capability 链表

Capability 链表是 PCI/PCIe 配置空间中的一种扩展机制，用于支持可选或高级功能。每个 Capability 结构以一个 Capability ID 字节开始，后跟一个 Next Capability Pointer 字节，指向下一个 Capability 结构。链表以 Next Capability Pointer 为 0x00 结束。

2.3.1 Capability 链表遍历流程

1. 读取配置头偏移 0x34 处的 Capabilities Pointer，获取第一个 Capability 结构的偏移地址。
2. 如果 Capabilities Pointer 为 0x00，则链表为空。
3. 从当前 Capability 结构偏移读取 Capability ID（1 字节）和 Next Capability Pointer（1 字节）。
4. 根据 Capability ID 解析对应的 Capability 结构。
5. 将 Next Capability Pointer 作为下一个 Capability 结构的偏移，重复步骤 3-5，直到 Next Capability Pointer 为 0x00。

2.3.2 常见 Capability ID

2.4 PCIe 扩展 Capability 结构

PCIe 扩展 Capability 结构位于配置空间偏移 0x100 之后。每个扩展 Capability 结构以 PCI Express Extended Capability Header 开始，包含 Capability ID（16 位）、Capability Version（4 位）、Next Capability Offset（12 位）和 Capability Length（4 位）。

2.4.1 常见扩展 Capability ID

2.5 配置空间结构 SVG 图

2.6 配置空间访问示例

以下示例展示了如何在 Linux 内核中通过 MMCFG 方式读取 PCIe 设备的 Vendor ID 和 Device ID。

#include <linux/pci.h>
#include <linux/io.h>

/* 假设已获取到 MMCFG 基地址和总线/设备/功能号 */
void __iomem *mmcfg_base;
u8 bus, dev, func;

/* 计算配置空间地址 */
u32 offset = (bus << 20) | (dev << 15) | (func << 12);
void __iomem *cfg_addr = mmcfg_base + offset;

/* 读取 Vendor ID (16位) */
u16 vendor_id = readw(cfg_addr + 0x00);
/* 读取 Device ID (16位) */
u16 device_id = readw(cfg_addr + 0x02);

pr_info("PCIe Device: Vendor=0x%04x, Device=0x%04x\n", vendor_id, device_id);

2.7 调试技巧与常见问题

2.8 本章小结

• PCIe 配置空间大小为 4 KB，前 256 字节兼容传统 PCI 配置空间。
• Type0 配置头用于 Endpoint 设备，包含 6 个 BAR；Type1 配置头用于桥设备，包含总线号字段和地址范围寄存器。
• Capability 链表通过 Capabilities Pointer 和 Next Capability Pointer 实现链表遍历，支持 PM、MSI、PCIe Capability 等功能。
• PCIe 扩展 Capability 结构位于偏移 0x100 之后，通过扩展 Capability 头中的 Next Capability Offset 链接。
• 配置空间的正确读取是设备枚举和故障排查的基础，需注意链路状态和配置空间访问机制。