2. PCIe基础回顾：拓扑结构、配置空间、BAR空间、Capability结构

在深入多队列中断与多通道DMA协同设计之前，必须牢固掌握PCIe的底层硬件基础。本章从拓扑结构出发，逐层拆解配置空间、BAR空间与Capability结构，并重点剖析MSI/MSI-X Capability——这是后续实现多队列中断负载均衡的基石。

2.1 PCIe拓扑结构：点对点与层次化

PCIe采用树形层次化拓扑，由根复合体（Root Complex, RC）、交换器（Switch）和端点（Endpoint, EP）组成。与PCI共享总线不同，PCIe使用点对点串行链路，每个链路可配置为×1、×2、×4、×8、×16等通道宽度。

2.2 配置空间：256字节标准 + 4KB扩展

每个PCIe Function都拥有独立的配置空间。前256字节兼容PCI规范，包含Vendor ID、Device ID、Class Code、BAR等关键寄存器。从偏移0x100开始是PCIe扩展配置空间，用于存放Capability结构和扩展Capability。

2.3 BAR空间：设备与主机内存的桥梁

BAR（Base Address Register）定义了设备在主机物理地址空间中的映射窗口。驱动通过pci_ioremap_bar()将BAR映射到内核虚拟地址空间，从而访问设备寄存器或片内内存。

• Memory BAR： 支持32位或64位地址，可预取（Prefetchable）或非预取。64位BAR占用连续两个BAR槽位（如BAR0+BAR1）。
• IO BAR： 用于x86 legacy IO空间，现代设备已很少使用。PCIe规范不推荐IO BAR。
• BAR大小检测： 向BAR写入全1，回读后取反加1即得大小。驱动应使用pci_resource_len()获取。

2.4 Capability结构：链表式扩展机制

PCIe使用Capability链表实现功能扩展。每个Capability结构以Capability ID（1字节）和Next Pointer（1字节）开头，形成单向链表。Next Pointer为0表示链表结束。

2.5 MSI/MSI-X Capability：中断机制的核心

MSI（Message Signaled Interrupt）和MSI-X是PCIe设备向CPU发送中断的标准方式，取代了传统的INTx边带信号。两者都通过写内存写事务（Memory Write TLP）触发中断，但存在关键差异。

2.5.1 MSI Capability 结构

MSI Capability位于配置空间，支持1、2、4、8、16或32个中断向量。其寄存器布局如下：

• Message Control (16位)： 包含MSI Enable、Multiple Message Enable（编码支持向量数）、64-bit Address Capable等位。
• Message Address (32/64位)： 写入此地址触发中断。32位版本占用一个DWORD，64位版本占用两个DWORD。
• Message Data (16位)： 写入的数据值，用于区分不同中断向量。
• Mask Bits / Pending Bits (可选)： 用于中断屏蔽和挂起状态查询。

// MSI Capability 寄存器布局 (偏移基于Capability起始)
// 偏移 +0x00: Message Control (16位)
// 偏移 +0x02: Next Pointer + Capability ID (保留)
// 偏移 +0x04: Message Address (低32位)
// 偏移 +0x08: Message Address (高32位, 仅64位模式)
// 偏移 +0x0C: Message Data (16位)
// 偏移 +0x0E: Mask Bits (32位, 可选)
// 偏移 +0x12: Pending Bits (32位, 可选)

struct msix_cap {
    u16     msg_ctrl;       // Message Control
    u8      cap_id;         // 0x05
    u8      next_ptr;       // 指向下一个Capability
    u32     msg_addr_lo;    // 低32位地址
    u32     msg_addr_hi;    // 高32位地址 (仅64位)
    u16     msg_data;       // Message Data
    u32     mask_bits;      // 可选
    u32     pending_bits;   // 可选
} __packed;

2.5.2 MSI-X Capability 结构

MSI-X是MSI的增强版，支持最多2048个中断向量，每个向量拥有独立的Message Address和Message Data，并支持每个向量的独立屏蔽。MSI-X使用两个独立表：

• MSI-X Capability寄存器： 位于配置空间，包含Message Control（使能、Function Mask）、Table Size（编码向量数-1）、以及指向MSI-X Table和PBA（Pending Bit Array）的BIR（BAR Indicator Register）和偏移。
• MSI-X Table： 位于设备BAR空间中，每个表项包含64位Message Address、32位Message Data和32位Vector Control（含Mask位）。
• PBA： 位于设备BAR空间中，每个向量占用1位，表示是否有中断挂起。

2.5.3 MSI vs MSI-X 对比

2.5.4 驱动初始化MSI-X示例流程

// 1. 确认设备支持MSI-X
if (!pci_find_capability(pdev, PCI_CAP_ID_MSIX))
    return -ENOSYS;

// 2. 分配中断向量 (请求队列数个向量)
int nvec = pci_alloc_irq_vectors(pdev, 1, num_queues,
                                 PCI_IRQ_MSIX);
if (nvec < 0) {
    dev_err(&pdev->dev, "MSI-X alloc failed: %d\n", nvec);
    return nvec;
}

// 3. 获取每个向量的Linux IRQ号，并设置CPU亲和性
for (int i = 0; i < nvec; i++) {
    int irq = pci_irq_vector(pdev, i);
    struct cpumask mask;
    cpumask_clear(&mask);
    cpumask_set_cpu(i % num_online_cpus(), &mask);
    irq_set_affinity_hint(irq, &mask);
    // 注册中断处理函数
    ret = request_irq(irq, my_interrupt_handler, 0,
                      "my_driver", queue_ctx[i]);
}

// 4. 启用MSI-X (pci_alloc_irq_vectors内部已使能)
// 注意：驱动无需手动操作Message Control寄存器

2.6 本章小结