2. RK平台I2C控制器架构

RK平台的I2C控制器是一个挂载在APB总线上的AMBA从设备，负责实现I2C总线的主机通信协议。理解其硬件框图、寄存器映射、时钟树与频率配置，是进行Sensor I2C通信故障排查的基础。本章将深入剖析RK I2C控制器的内部结构，帮助开发者建立清晰的硬件认知。

2.1 I2C控制器硬件框图

RK I2C控制器内部主要由以下几个核心模块组成：APB接口模块、时钟分频与同步模块、状态机控制模块、数据移位寄存器、以及SCL/SDA引脚控制模块。下图展示了其内部架构与数据流。

各模块功能简述如下表所示：

2.2 寄存器映射

RK I2C控制器的寄存器空间通常映射在APB地址段，基地址由芯片手册定义。以下列出核心寄存器及其偏移地址，这些寄存器是驱动开发和故障排查的直接操作对象。

2.3 时钟树与频率配置

RK I2C控制器的时钟源通常来自PLL分频后的APB总线时钟（PCLK）或专用外设时钟。SCL频率由时钟分频寄存器精确控制，其计算公式如下：

SCL频率 = IC_CLK / (SCL_HCNT + SCL_LCNT + 7)
其中：
- IC_CLK：输入时钟频率（通常为50MHz或100MHz）
- SCL_HCNT：高电平计数寄存器值（IC_SS_SCL_HCNT 或 IC_FS_SCL_HCNT）
- SCL_LCNT：低电平计数寄存器值（IC_SS_SCL_LCNT 或 IC_FS_SCL_LCNT）
- 7：内部固定延迟（包含上升/下降沿补偿）

时钟树结构如下图所示：

不同速度模式下的典型配置参数如下表所示（假设IC_CLK = 50MHz）：

2.4 驱动初始化流程中的时钟配置

在RK平台I2C驱动中，时钟配置通常在 i2c_rockchip_probe() 或 i2c_rockchip_set_scl() 函数中完成。以下是一个典型的时钟配置代码片段：

static void rk3x_i2c_set_scl_freq(struct rk3x_i2c *i2c, unsigned int freq)
{
    unsigned long clk_rate = clk_get_rate(i2c->clk);
    unsigned int scl_hcnt, scl_lcnt;
    unsigned int div;

    /* 计算分频系数，确保SCL频率不超过目标值 */
    div = DIV_ROUND_UP(clk_rate, freq * 2);
    scl_hcnt = div;
    scl_lcnt = div;

    /* 根据速度模式写入对应寄存器 */
    if (freq <= 100000) {
        i2c_writel(i2c, scl_hcnt, REG_SS_SCL_HCNT);
        i2c_writel(i2c, scl_lcnt, REG_SS_SCL_LCNT);
    } else {
        i2c_writel(i2c, scl_hcnt, REG_FS_SCL_HCNT);
        i2c_writel(i2c, scl_lcnt, REG_FS_SCL_LCNT);
    }

    dev_dbg(i2c->dev, "SCL freq: %lu Hz, HCNT: %u, LCNT: %u\n",
            clk_rate / (scl_hcnt + scl_lcnt + 7), scl_hcnt, scl_lcnt);
}