高通Camera项目实战HDR多帧融合与场景自适应调优 - 第1节
1.1 高通Camera软件栈全景：CAMX与CHI架构
高通平台的Camera软件栈从传统的MM-Camera演进到全新的CAMX (Camera eXtension) + CHI (Camera Hardware Interface)架构。这套架构的核心设计理念是解耦与可配置化，使得OEM厂商无需修改底层驱动即可通过XML配置文件定制复杂的Camera行为。
架构演进关键点： CAMX/CHI架构将算法、硬件抽象与上层应用彻底分离，HDR多帧融合等复杂算法以“UseCase + Pipeline”的方式动态加载，极大提升了开发效率和移植性。
1.1.1 CAMX/CHI分层模型
下表展示了CAMX/CHI架构的核心分层及其职责：
| 层级 | 组件 | 核心职责 | 与HDR的关系 |
|---|---|---|---|
| 应用层 | Camera HAL3 / Android Framework | 发起Capture Request，接收Result | 下发HDR场景识别结果与融合策略 |
| 框架层 | CAMX (ChiUsecase / ChiSession) | 管理UseCase生命周期，协调Pipeline | 创建HDR专用的Multi-Frame UseCase |
| 配置层 | CHI Configuration (XML) | 定义Pipeline拓扑、Node连接、Tuning参数 | 配置HDR多帧的输入输出格式与Buffer数量 |
| 算法层 | ChiNode / Algorithm Plugins | 执行ISP算法（AEC/AWB/AF/3A） | 运行多帧对齐、融合、色调映射等核心算法 |
| 硬件层 | ISP (IFACE / BPS / IPE) | 图像信号处理流水线 | 提供RAW域多帧输入与统计信息 |
开发提示： 在CHI架构中，HDR多帧融合通常被封装为一个独立的“ChiNode”或一组Node组成的子图（Subgraph）。开发者只需在XML中声明输入输出端口，CAMX框架会自动完成Buffer调度与同步。
1.1.2 CAMX/CHI架构交互流程（SVG）
下图展示了从应用下发HDR请求到ISP输出融合结果的完整交互流程：
1.2 ISP Pipeline深度解析
高通平台的ISP（图像信号处理器）是一个高度可编程的硬件流水线，负责将Sensor输出的RAW数据转换为YUV或RGB图像。在HDR多帧融合场景中，ISP Pipeline的各个模块直接影响融合质量与性能。
1.2.1 ISP核心模块与数据流
ISP Pipeline通常包含以下关键模块，它们按顺序处理每一帧数据：
- IFACE (Interface)： 接收Sensor RAW数据，执行坏点校正、黑电平校正、线性化。
- BPS (Bayer Processing Segment)： 执行去马赛克、白平衡、颜色校正、Gamma校正。
- IPE (Image Processing Engine)： 执行缩放、锐化、降噪、色彩增强等后处理。
- 统计引擎： 实时计算AEC/AWB/AF统计数据，反馈给3A算法。
性能注意事项： HDR多帧融合时，ISP需要同时处理多路RAW流（例如短曝光、中曝光、长曝光各一帧）。这会导致BPS和IPE的带宽压力倍增。实际项目中常通过“分时复用”或“硬件多流水线”来缓解瓶颈。
1.2.2 ISP Pipeline处理流程（SVG）
1.3 HDR多帧融合在架构中的位置与作用
HDR多帧融合是解决大动态范围场景（逆光、夜景、高光比）的核心技术。在高通平台上，它被设计为CAMX UseCase的一部分，通过CHI配置动态加载到ISP Pipeline中。
1.3.1 HDR多帧融合的架构定位
从软件栈角度看，HDR多帧融合处于以下关键位置：
- 输入侧： 接收ISP输出的多帧RAW数据（通常为3帧：短曝光、中曝光、长曝光）。
- 处理侧： 在ChiNode中执行帧对齐、运动补偿、权重计算、融合合成。
- 输出侧： 输出单帧高动态范围RAW或YUV数据，送入后续IPE进行色调映射。
架构优势： 高通CAMX/CHI架构允许HDR融合算法以“插件”形式存在。OEM可以替换高通默认的融合算法，也可以插入自研的AI融合模型，只需遵循ChiNode接口规范。
1.3.2 HDR多帧融合的典型数据流（SVG）
1.4 本章小结与知识图谱
本章从高通Camera软件栈的宏观视角出发，梳理了CAMX/CHI架构的分层设计、ISP Pipeline的核心模块，以及HDR多帧融合在其中的精确位置。以下是本章的知识结构总结：
| 知识点 | 核心内容 | 与HDR的关联 |
|---|---|---|
| CAMX/CHI架构 | 分层解耦、XML可配置、UseCase驱动 | HDR作为独立UseCase动态加载 |
| ISP Pipeline | IFACE → BPS → IPE 三级流水线 | HDR融合位于BPS与IPE之间 |
| HDR多帧融合 | 帧对齐 → 权重计算 → 融合合成 | 提升动态范围，保留高光与暗部细节 |
| ChiNode插件机制 | 算法以Node形式插入Pipeline | 支持替换/定制HDR融合算法 |