3. 中断机制概述：硬件中断与异常、中断控制器（APIC/GIC）、中断向量表、中断处理流程

中断是嵌入式实时系统与通用操作系统响应外部事件的核心机制。在 Linux 内核实时化改造中，中断处理路径的延迟直接决定了系统的确定性上限。本章从硬件中断与异常的区分出发，逐层拆解中断控制器（x86 APIC 与 ARM GIC）、中断向量表结构以及完整的中断处理流程，为后续中断线程化奠定硬件与内核基础。

3.1 硬件中断与异常

中断与异常都是 CPU 对异步或同步事件的响应，但二者在触发源、同步性、可屏蔽性上存在本质差异。下表总结了二者的核心区别：

3.2 中断控制器：APIC 与 GIC

中断控制器是 CPU 与外部中断源之间的桥梁，负责中断优先级裁决、路由、屏蔽与分发。x86 架构使用 APIC（Advanced Programmable Interrupt Controller），ARM 架构使用 GIC（Generic Interrupt Controller）。二者在实时系统中的行为差异直接影响中断延迟。

3.2.1 x86 APIC 架构

APIC 系统由 Local APIC（LAPIC） 和 I/O APIC 组成。LAPIC 集成在 CPU 内部，处理本地中断源（定时器、性能计数器、错误中断）以及外部中断的最终分发；I/O APIC 负责收集外设中断信号，通过总线发送给 LAPIC。

3.2.2 ARM GIC 架构

ARM GIC（Generic Interrupt Controller）是 ARM 体系的标准中断控制器，当前主流版本为 GICv2（Cortex-A7/A15）和 GICv3（Cortex-A53/A72/A76）。GIC 将中断分为三类：

• SPI（Shared Peripheral Interrupt）： 共享外设中断，可路由到任意 PE（Processing Element）。
• PPI（Private Peripheral Interrupt）： 私有外设中断，仅发送给特定 PE，如本地定时器。
• SGI（Software Generated Interrupt）： 软件生成中断，用于核间通信（IPI）。

3.3 中断向量表

中断向量表（Interrupt Vector Table, IVT）是 CPU 在响应中断时查找处理程序入口地址的数据结构。x86 与 ARM 的实现方式不同：

• x86（IDT）： 中断描述符表（Interrupt Descriptor Table），每个描述符 8 字节，包含段选择子、偏移量、门类型（中断门/陷阱门/任务门）、DPL 等。CPU 通过 IDTR 寄存器定位 IDT 基址。
• ARM（异常向量表）： 固定基址（VBAR_ELx 寄存器），每个向量 16 字节（AArch64），支持同步异常、IRQ、FIQ、SError 等入口。

3.4 中断处理流程

从外设触发中断信号到 Linux 内核执行完中断服务例程（ISR），完整的硬件与软件协同流程可分为以下阶段：

1. 硬件阶段： 外设拉高中断请求线 → 中断控制器仲裁优先级 → 向 CPU 发送中断信号（IRQ/FIQ）。
2. CPU 响应阶段： CPU 保存当前上下文（PC、PSR、寄存器）→ 查询向量表 → 跳转到中断向量入口。
3. 内核入口阶段： 保存通用寄存器 → 切换堆栈（从用户栈到内核栈）→ 调用 handle_arch_irq() 或 do_IRQ()。
4. 中断分发阶段： 读取中断控制器寄存器获取中断号 → 查找 irq_desc 数组 → 调用注册的 handle_irq() 高层处理函数。
5. ISR 执行阶段： 执行设备驱动的 request_irq() 注册的中断处理函数（顶半部）。
6. 退出阶段： 恢复上下文 → 执行 iret（x86）或 eret（ARM）→ 返回被中断点。

3.5 中断处理的关键数据结构

Linux 内核使用 irq_desc 结构体管理每个中断号的状态与处理函数链。该结构体是中断线程化的核心操作对象。

struct irq_desc {
    struct irq_common_data  irq_common_data;
    struct irq_data         irq_data;
    unsigned int __percpu   *kstat_irqs;
    irq_flow_handler_t      handle_irq;      // 高层中断处理函数
    struct irqaction        *action;          // 中断动作链表
    unsigned int            status_use_accessors;
    struct list_head        secondary_list;   // 用于中断线程化
    raw_spinlock_t          lock;
    struct cpumask          *percpu_enabled;
    const char              *name;
} ____cacheline_internodealigned_in_smp;

3.6 中断延迟的组成

理解中断延迟的构成是实时优化的前提。中断延迟（Interrupt Latency）指从硬件中断信号到达 CPU 引脚到 ISR 第一条指令开始执行的时间间隔，由以下部分组成：