📚 课程目录第2章瑞芯微平台Camera接口概述

2. 瑞芯微平台Camera接口概述：RK平台MIPI CSI/DVP接口特性、支持的Sensor类型、硬件连接规范与信号完整性要求

在瑞芯微（Rockchip）平台进行Camera模组选型与ISP调优之前，必须深入理解其硬件接口的底层特性。RK平台主控芯片（如RK3588、RK3568、RV1106等）集成了丰富的摄像头接口，其中MIPI CSI（Camera Serial Interface）是当前主流的高速串行接口，而DVP（Digital Video Port）则作为兼容性并口方案存在。本章将系统梳理这两类接口的电气特性、支持的Sensor类型、硬件连接规范以及信号完整性设计要点。

核心认知： 接口选型直接决定Sensor的带宽上限、传输距离、抗干扰能力以及ISP前端的信号质量。错误的接口匹配或布线缺陷会导致图像花屏、行场不同步、数据丢帧等严重问题，且无法通过ISP调优完全补偿。

2.1 MIPI CSI 接口特性与规范

MIPI CSI（Camera Serial Interface）是MIPI联盟定义的串行摄像头接口标准。瑞芯微平台广泛支持CSI-2标准，采用差分信号传输，具有高速、低功耗、抗干扰强的特点。

2.1.1 物理层特性

信号类型： 差分对（D-PHY），每个Lane由Dp/Dn两根线组成。
Lane数量： 常见配置为1/2/4 Lane，RK3588最高支持4 Lane × 4 通道（共16 Lane）。
数据速率： 每Lane速率范围80 Mbps ~ 2.5 Gbps（D-PHY v1.2），RK3588最高支持每Lane 2.5 Gbps。
工作模式： HS（高速）模式传输数据，LP（低功耗）模式用于控制与握手。
时钟模式： 支持连续时钟（Continuous Clock）与非连续时钟（Non-Continuous Clock）模式。

关键参数速查表：

参数项	RK3588	RK3568	RV1106
最大CSI通道数	4	2	1
每通道最大Lane数	4	4	2
每Lane最大速率	2.5 Gbps	1.5 Gbps	1.0 Gbps
支持虚拟通道	是 (VC0~VC3)	是 (VC0~VC3)	是 (VC0~VC3)
支持RAW数据格式	RAW8/10/12/14/16	RAW8/10/12	RAW8/10

2.1.2 支持的Sensor类型与数据格式

MIPI CSI接口支持广泛的Sensor输出格式，包括但不限于：

RAW Bayer： RAW8、RAW10、RAW12、RAW14、RAW16 —— 最常用的ISP输入格式。
YUV： YUV422 8bit/10bit —— 常用于不带ISP的直出Sensor。
RGB： RGB565、RGB888 —— 部分SoC内置ISP支持直接处理。
JPEG： 部分压缩Sensor可通过CSI传输压缩码流。

选型注意： 并非所有RK芯片都支持RAW14/16格式。例如RV1106的ISP仅支持RAW10输入，若选用RAW12 Sensor，需在Sensor端或桥接芯片处进行格式转换，否则ISP无法正常处理。

2.1.3 MIPI CSI 硬件连接规范

瑞芯微平台对MIPI CSI的硬件设计有严格的指导要求，以下是核心规范：

差分阻抗： 单端阻抗50Ω，差分阻抗100Ω（±10%）。
等长布线： 同一Lane内的Dp/Dn走线长度差 ≤ 5 mil；同一通道内各Lane间长度差 ≤ 50 mil。
串接电容： 每对差分信号需在靠近接收端串接100 nF AC耦合电容。
ESD保护： 必须使用低电容（≤0.5 pF）TVS管，防止信号完整性劣化。
参考平面： MIPI走线下方必须有连续的地平面，禁止跨分割。

2.2 DVP 接口特性与规范

DVP（Digital Video Port）是传统的并行视频接口，在瑞芯微平台中主要用于低分辨率、低帧率的Sensor接入，或作为MIPI接口不足时的补充方案。

2.2.1 物理层特性

信号类型： 并行CMOS电平（通常为1.8V或3.3V）。
数据位宽： 8bit / 10bit / 12bit 并行数据总线。
控制信号： PCLK（像素时钟）、HSYNC（行同步）、VSYNC（场同步）、PWDN（电源关断）、RESET（复位）。
最大时钟： 通常 ≤ 100 MHz，受限于PCB走线长度与信号完整性。
带宽限制： 以8bit 100MHz为例，理论最大带宽为100 MB/s，仅支持720p@30fps左右。

2.2.2 支持的Sensor类型

DVP接口主要适配以下类型的Sensor：

低分辨率Sensor： VGA (640×480)、1MP (1280×720)、2MP (1920×1080) 等。
全局快门Sensor： 如OV9281、AR0144等，常用于扫码、工业检测。
老型号Sensor： 部分早期OV、MT系列Sensor仅支持DVP输出。

DVP vs MIPI 对比：

对比项	MIPI CSI	DVP
信号线数量	4 Lane约需10根线（含时钟）	8bit需约15根线（含控制）
最大带宽	4 Lane @ 2.5Gbps ≈ 1.25 GB/s	8bit @ 100MHz ≈ 100 MB/s
抗干扰能力	强（差分信号）	弱（单端并行）
传输距离	可达30cm（PCB内）	建议 ≤ 10cm
功耗	低（D-PHY LP模式）	较高（持续翻转）
适用场景	高分辨率、高帧率、长走线	低分辨率、短走线、成本敏感

2.3 信号完整性要求与设计避坑

无论是MIPI还是DVP，信号完整性（SI）都是Camera模组正常工作的基石。以下是瑞芯微平台Camera接口设计中常见的信号完整性问题和解决方案。

2.3.1 MIPI 信号完整性核心要求

眼图裕量： 在接收端测量，眼高 ≥ 200 mV，眼宽 ≥ 0.5 UI。
抖动控制： 总抖动（TJ）≤ 0.3 UI，随机抖动（RJ）≤ 0.1 UI。
串扰抑制： MIPI走线与其他高速信号（如DDR、USB）间距 ≥ 3W（W为线宽）。
过孔限制： 每对差分信号过孔数 ≤ 2个，且需添加回流地过孔。

2.3.2 DVP 信号完整性核心要求

数据建立/保持时间： 需满足Sensor datasheet中的tSU/tHD要求，通常 ≥ 2 ns。
时钟抖动： PCLK抖动 ≤ 200 ps。
走线等长： 所有数据线相对于PCLK的走线长度差 ≤ 200 mil。
信号端接： 建议在接收端串联22Ω~33Ω电阻以抑制过冲。

2.4 瑞芯微平台Camera接口选型决策树

在实际项目中，如何快速决定使用MIPI还是DVP接口？以下决策树可作为参考：

分辨率是否 > 2MP？ → 是 → 选MIPI CSI；否 → 进入下一步。
帧率是否 > 30fps？ → 是 → 选MIPI CSI；否 → 进入下一步。
走线长度是否 > 10cm？ → 是 → 选MIPI CSI；否 → 进入下一步。
成本是否极度敏感？ → 是 → 可选DVP（需确认SoC支持）；否 → 优先MIPI CSI。

实战建议： 在RK3588等高性能平台上，即使Sensor分辨率较低（如2MP），也建议优先使用MIPI接口。因为DVP接口会占用更多GPIO，且PCLK走线过长容易引入EMI问题，增加认证难度。

2.5 本章小结

瑞芯微平台的Camera接口选型需要综合考虑分辨率、帧率、走线长度、成本以及SoC的接口资源。MIPI CSI凭借其高速差分传输优势，已成为主流选择；DVP则作为兼容性方案，适用于低分辨率、短走线的场景。硬件设计阶段必须严格遵循信号完整性规范，包括阻抗控制、等长布线、AC耦合电容放置等，才能为后续的ISP调优提供干净的信号源。