瑞芯微RK3588 MIPI CSI接口驱动与上电时序验证 - 第1节

1.1 RK3588 芯片特性概述

瑞芯微 RK3588 是一款基于先进制程工艺的旗舰级 SoC,专为高性能边缘计算、智能显示、多路视频处理及嵌入式 AI 应用设计。其核心特性如下表所示:

特性类别具体参数说明
CPU4×Cortex-A76 + 4×Cortex-A55大小核架构,兼顾高性能与低功耗
GPUArm Mali-G610 MP4支持 OpenGL ES 3.2、Vulkan 1.2
NPU6 TOPS 算力(INT8)支持 TensorFlow / PyTorch / ONNX 模型
ISP自研 6 核 ISP支持 48MP 单路或 32MP+16MP 双路
视频编解码8K@60fps H.265 解码 / 8K@30fps H.265 编码支持多路 4K 编解码
显示接口HDMI 2.1 / DP 1.4 / eDP / MIPI DSI支持多屏异显
MIPI CSI4×4-lane MIPI CSI-2 RX支持 DPHY v2.0 / CPHY v1.1
高速外设PCIe 3.0 / USB 3.1 / SATA 3.0 / GMAC丰富扩展能力
课程聚焦: 本课程重点围绕 RK3588 的 MIPI CSI-2 接收接口 展开,涵盖驱动框架、DTS 配置、上电时序验证及常见调试手段。

1.2 典型应用场景

RK3588 凭借其强大的多媒体与 AI 处理能力,在以下领域得到广泛应用:

  • 智能安防与监控: 多路高清摄像头接入,配合 NPU 实现人脸识别、车牌检测。
  • 视频会议与直播: 支持多路 4K 输入输出,内置 ISP 提供高质量图像。
  • 工业视觉检测: 高帧率 MIPI 相机配合边缘 AI 推理。
  • 车载环视与 DMS: 多路 CSI 接口可同时接入 4 颗摄像头。
  • 医疗内窥镜: 低延迟 MIPI 传输与 ISP 处理。
为什么选择 MIPI CSI? 相比 USB 摄像头,MIPI CSI 接口具有 更低延迟、更高带宽、更少 CPU 开销 的优势,特别适合多路实时视频处理场景。

1.3 MIPI CSI 接口硬件框图

RK3588 内部集成了 4 个独立的 MIPI CSI-2 主机控制器(DWC MIPI CSI2 Host),每个控制器支持 4 条数据通道。下图展示了 RK3588 与外部 MIPI 摄像头传感器之间的典型硬件连接关系:

RK3588 MIPI CSI 接口硬件框图 RK3588 MIPI CSI 接口硬件框图 MIPI 传感器 #0 4-lane CSI-2 TX MIPI 传感器 #1 4-lane CSI-2 TX MIPI 传感器 #2 4-lane CSI-2 TX MIPI 传感器 #3 4-lane CSI-2 TX RK3588 SoC CSI2 Host #0 CSI2 Host #1 CSI2 Host #2 CSI2 Host #3 6 核 ISP VPU / NPU 每个 CSI2 Host 支持 4-lane DPHY 或 3-trio CPHY 支持虚拟通道 (VC) 多路复用同一物理接口 I2C 控制总线 用于传感器寄存器配置

1.3.1 关键信号说明

MIPI CSI-2 接口的物理层信号分为数据通道(Data Lane)和时钟通道(Clock Lane),每个通道由一对差分信号(Dp/Dn)组成。下表列出了 RK3588 与外部传感器之间的主要连接信号:

信号组方向描述
MIPI_CLK_P / MIPI_CLK_N传感器 → SoC差分时钟,用于同步数据采样
MIPI_DATA0_P / MIPI_DATA0_N传感器 → SoC数据通道 0 差分对
MIPI_DATA1_P / MIPI_DATA1_N传感器 → SoC数据通道 1 差分对
MIPI_DATA2_P / MIPI_DATA2_N传感器 → SoC数据通道 2 差分对
MIPI_DATA3_P / MIPI_DATA3_N传感器 → SoC数据通道 3 差分对
I2C_SCL / I2C_SDA双向I2C 控制总线,用于传感器寄存器读写
MIPI_RST / MIPI_PWDNSoC → 传感器硬件复位与掉电控制信号
MCLKSoC → 传感器主时钟输入(通常 24MHz 或 27MHz)
硬件验证要点: 上电时序验证时,务必使用示波器同时抓取 MCLK、RST、PWDN、I2C 通信 以及 MIPI 数据通道的共模电压,确保各信号满足传感器数据手册中的时序要求。任何时序违规都可能导致 CSI 链路无法锁定。

1.3.2 数据流路径

从 MIPI 传感器到应用层的数据流经过以下关键阶段:

  1. 物理层接收: DPHY 接收差分信号,进行时钟恢复与串并转换。
  2. 协议层解析: CSI-2 协议引擎解析长包/短包,提取像素数据与帧同步信号。
  3. ISP 处理: 原始 Bayer 数据经过黑电平校正、去噪、白平衡、Demosaic 等处理。
  4. 内存写入: 处理后的 YUV/RGB 数据通过 AXI 总线写入 DDR。
  5. 应用消费: VPU 编码、NPU 推理或显示控制器直接读取。