3. Sensor 硬件接口设计：MIPI CSI-2 电气特性、时钟配置、差分信号布线要点、电源供电设计
MIPI CSI-2（Camera Serial Interface 2）是当前主流 Sensor 与 ISP 之间的高速串行接口。在海思 3519 平台上，MIPI 接口的电气特性、时钟配置、差分信号布线以及电源供电设计，直接决定了图像传输的稳定性和信号完整性。本章从工程实践角度，系统梳理这些关键设计要点。
3.1 MIPI CSI-2 电气特性与信号规范
MIPI CSI-2 物理层基于 MIPI D-PHY 标准，采用差分信号传输，具有低功耗、高速率、抗干扰能力强的特点。其电气特性核心参数如下表所示：
| 参数 | 规范值 | 说明 |
|---|---|---|
| 差分电压摆幅（VOD） | 200 mV ~ 300 mV | HS（高速）模式下典型值 |
| 共模电压（VCM） | 200 mV ~ 400 mV | HS 模式下相对地电平 |
| LP（低功耗）电压 | 0 V ~ 1.2 V | LP-00、LP-01、LP-10、LP-11 状态 |
| 数据速率 | 80 Mbps ~ 2.5 Gbps / lane | D-PHY v1.2 规范上限 |
| 上升/下降时间 | ≤ 150 ps | HS 模式下 20%~80% |
| 差分阻抗 | 100 Ω ± 10% | 差分线对间 |
| 单端阻抗 | 50 Ω ± 10% | 对地参考 |
3.2 时钟配置与 Lane 速率计算
MIPI CSI-2 的时钟由 Sensor 端提供，通过差分时钟 lane（CLK+ / CLK-）传输至 ISP。时钟频率与数据 lane 速率的关系遵循 DDR（双倍数据率）采样机制：
数据速率（Mbps）= 时钟频率（MHz）× 2 × lane 数例如，一个 4-lane 的 Sensor，输出 1080p@60fps，RAW10 格式，所需带宽计算如下：
像素时钟 = 1920 × 1080 × 60 × 10 = 1.24416 Gbps
每 lane 速率 = 1.24416 / 4 = 311.04 Mbps
时钟频率 = 311.04 / 2 = 155.52 MHz实际配置时，需在 Sensor 驱动中设置 PLL 分频系数，使输出时钟与 ISP 端 MIPI RX PLL 锁定范围匹配。海思 3519 的 MIPI RX 时钟锁定范围通常为 80 MHz ~ 1 GHz。
3.3 差分信号布线要点
MIPI 差分信号对布线极为敏感，不合理的布局布线会导致眼图闭合、误码率上升。以下是经过多个项目验证的布线规则：
- 阻抗控制： 差分线对阻抗严格控制在 100 Ω ± 10%，单端对地 50 Ω。需与 PCB 厂家确认叠层结构，使用 Polar SI9000 等工具计算线宽线距。
- 等长匹配： 同一差分对内的 P/N 走线长度差 ≤ 5 mil；不同 lane 之间的长度差 ≤ 100 mil（建议 ≤ 50 mil）。
- 间距要求： 差分对内部间距（S）保持恒定；差分对之间间距 ≥ 3 倍线宽（3W），避免串扰。
- 参考平面： 差分信号下方必须有连续的地平面，禁止跨分割。换层时需在换层孔附近添加地过孔。
- 过孔数量： 每对差分信号过孔数量 ≤ 2 个，且需成对放置，减小阻抗突变。
- 远离干扰源： 远离时钟、DC-DC 电感、高频开关节点等强干扰区域。
- 差分阻抗是否满足 100 Ω？
- P/N 等长是否 ≤ 5 mil？
- Lane 间等长是否 ≤ 100 mil？
- 参考平面是否连续？
- 是否有跨分割或过长 stub？
3.4 电源供电设计
Sensor 的电源质量直接影响图像噪声水平。MIPI 接口对电源纹波尤其敏感，特别是模拟电源（AVDD）和 MIPI IO 电源（DVDD_IO）。典型 Sensor 供电架构如下：
| 电源轨 | 典型电压 | 主要负载 | 纹波要求 |
|---|---|---|---|
| AVDD | 2.8 V / 3.3 V | 像素阵列、模拟电路 | < 10 mVpp |
| DVDD | 1.2 V / 1.8 V | 数字核心、逻辑 | < 20 mVpp |
| DVDD_IO | 1.8 V / 2.8 V | MIPI PHY、I2C、GPIO | < 15 mVpp |
电源设计要点：
- 独立 LDO： 每个电源轨使用独立的低噪声 LDO 供电，避免 DC-DC 直接给 Sensor 供电。DC-DC 输出后需加二级 LDO 或 π 型滤波。
- 去耦电容： 每个电源引脚附近放置 100 nF + 10 nF + 1 nF 组合电容，电容尽量靠近引脚，回路面积最小化。
- 电源平面分割： 模拟电源与数字电源在 PCB 上分区铺设，避免数字噪声耦合至模拟域。
- 上电时序： 严格遵循 Sensor 数据手册的上电时序要求，通常为 AVDD → DVDD → DVDD_IO → MIPI 时钟，或同时上电。使用电源监控芯片或 FPGA 控制时序。
3.5 MIPI 接口连接与信号完整性
下图展示了海思 3519 与 Sensor 之间 MIPI CSI-2 的典型连接架构，包含数据 lane、时钟 lane、电源与地回路：
3.6 常见设计问题与排查
在多个项目中，MIPI 接口问题是最常见的硬件故障点。以下列出典型问题及排查方向：
| 现象 | 可能原因 | 排查方法 |
|---|---|---|
| 无图像输出 | MIPI 时钟未锁定 | 示波器测量 CLK+ / CLK- 差分波形，检查频率与摆幅 |
| 图像花屏/条纹 | 数据 lane 极性接反或等长超标 | 检查 D0P/D0N 是否接反，测量 lane 间 skew |
| 图像有横纹噪声 | 电源纹波过大 | 示波器 AC 耦合测量 AVDD 纹波，确认 < 10 mVpp |
| 偶尔丢帧 | 阻抗不匹配或参考平面不连续 | TDR 测试差分阻抗，检查 PCB 叠层与过孔 |
| EMI 超标 | 差分信号回流路径过长 | 检查地过孔数量与位置，优化布局 |