4. 去噪RTL实现：双边滤波的流水线设计、FPGA验证与资源优化

图像去噪，说白了就是给图像“磨皮”。但怎么磨得恰到好处，不把边缘磨糊了，这就是门学问了。双边滤波（Bilateral Filter）就是干这个的——它既能去掉噪声，又能保住边缘细节。我在项目中用过不少去噪算法，双边滤波是FPGA上性价比最高的选择之一。

4.1 双边滤波的原理回顾

双边滤波的核心思想很简单：空间距离近的像素权重高，灰度值相近的像素权重也高。它有两个高斯核——一个管空间距离，一个管灰度差异。

公式长这样：

W(i,j) = G_s(i,j) * G_r(I(i,j) - I_center)

其中：
G_s(i,j) = exp(-(i² + j²) / (2 * σ_s²))   // 空间高斯权重
G_r(d)    = exp(-d² / (2 * σ_r²))          // 值域高斯权重

最终输出像素 = 邻域内所有像素的加权平均。权重就是上面两个高斯核的乘积。

关键点：双边滤波的硬件实现难点不在于算法本身，而在于如何高效计算这两个权重，尤其是值域权重——它依赖当前像素的灰度值，没法提前算好存起来。

4.2 流水线架构设计

FPGA上做双边滤波，我习惯用5×5窗口。窗口太小去噪效果不够，太大会吃掉大量DSP和BRAM资源。5×5是个不错的平衡点。

整个流水线分4个阶段：

  1. 行缓存与窗口生成：用4条Line Buffer缓存5行数据，每个时钟拍输出一个5×5窗口。
  2. 空间权重计算：查表得到5×5空间高斯权重（固定值，提前算好存ROM）。
  3. 值域权重计算：计算中心像素与邻域像素的灰度差，查表得到值域高斯权重。
  4. 加权求和与归一化：乘累加后做除法，输出最终像素。

下面这张图能帮你快速理解整体数据流：

双边滤波流水线架构 行缓存 4条Line Buffer 窗口生成 5×5 滑动窗口 权重计算 空间+值域查表 加权求和 + 归一化 乘累加 → 除法 → 输出 流水线特点： • 每个时钟拍处理一个像素，吞吐率 = 时钟频率 • 行缓存引入4行延迟，权重计算引入2拍延迟，总延迟约6行+6拍 • 所有阶段并行工作，无气泡

4.3 行缓存与窗口生成模块

行缓存是ISP流水线的基本功。5×5窗口需要同时访问5行数据，FPGA里用Shift Register + Line Buffer实现。

我常用的实现方式：

// 行缓存模块伪代码
module line_buffer_5x5 #(
    parameter WIDTH = 8,
    parameter IMG_W = 1920
)(
    input clk, rst_n,
    input [WIDTH-1:0] din,
    input din_valid,
    output reg [WIDTH-1:0] window [0:4][0:4],  // 5×5窗口
    output window_valid
);

    // 4条Line Buffer，每条深度=IMG_W
    reg [WIDTH-1:0] line_buf [0:3][0:IMG_W-1];
    
    // 5级移位寄存器，每级存一行数据
    reg [WIDTH-1:0] shift_row [0:4];
    
    // 地址计数器
    reg [$clog2(IMG_W)-1:0] wr_addr;
    
    // 每个时钟拍：写入当前像素，同时读出5行对应列的数据
    always @(posedge clk) begin
        if (din_valid) begin
            // 写入当前行
            line_buf[0][wr_addr] <= din;
            
            // 行数据下移
            for (int i = 0; i < 4; i++) begin
                line_buf[i+1][wr_addr] <= line_buf[i][wr_addr];
            end
            
            // 更新地址
            wr_addr <= wr_addr + 1;
        end
    end
    
    // 窗口数据从5行的同一列位置取出
    // 配合列方向的移位寄存器，形成5×5矩阵
    
endmodule

经验之谈：行缓存的深度一定要配成2的幂次，或者用Xilinx/Vivado的Shift Register IP核。我之前有个项目用了非2幂次深度，综合后BRAM利用率暴涨了30%——因为工具没法做地址映射优化。

4.4 权重计算模块

空间权重是固定的，5×5窗口一共25个系数。我习惯用8位量化，精度够用，乘法器也不浪费。

值域权重就有点意思了。它依赖中心像素和邻域像素的差值，差值范围0~255。我提前算好一个256×8的ROM，把高斯函数值存进去。查表比实时计算快得多，而且不占DSP。

权重类型 存储方式 位宽 资源消耗
空间权重 ROM（25个常数） 8bit 25个寄存器
值域权重 ROM（256个表项） 8bit 1个BRAM或分布式RAM

查表代码很简单：

// 值域权重查表
reg [7:0] diff;          // 灰度差值
reg [7:0] range_weight;  // 值域权重

always @(posedge clk) begin
    diff <= abs(center_pixel - neighbor_pixel);
    range_weight <= range_lut[diff];  // 查表
end

4.5 加权求和与归一化

这一步是资源消耗的大头。25个像素，每个像素要乘两个权重（空间×值域），然后累加，最后做除法。

我推荐的做法：

  • 乘法：用DSP48硬核，一个时钟拍出结果。25个乘法需要25个DSP，如果芯片资源紧张，可以分时复用。
  • 累加：用加法树，3级流水线完成25个数累加。
  • 归一化：总权重做除法。FPGA做除法很贵，我一般用乘法+移位近似——把总权重取倒数，转成定点小数，用乘法代替除法。

注意：归一化时，总权重可能为0（理论上不会，但边界像素可能权重极小）。我习惯在累加器里加一个最小值钳位，防止除零错误。曾经有个版本没加这个保护，仿真没问题，上板后偶尔出现全黑像素——查了三天才发现是边界条件触发的除零。

4.6 FPGA验证要点

验证双边滤波，我一般分三步走：

  1. 模块级仿真：用Python生成测试向量，喂给RTL仿真，比对输出。重点关注边界像素和均匀区域。
  2. 上板验证：用摄像头采集实时图像，经过双边滤波后输出到HDMI。肉眼观察去噪效果和边缘保留情况。
  3. PSNR对比：把FPGA输出抓下来，和Matlab/Python的浮点结果算PSNR。一般8bit量化下，PSNR能到40dB以上就算合格。

我常用的测试图是Lena和Cameraman，加高斯噪声后输入FPGA。这样能快速定位问题。

4.7 资源优化技巧

双边滤波在FPGA上跑，资源瓶颈通常是DSP和BRAM。我总结了几条优化经验：

优化方向 具体做法 效果
DSP复用 分时复用乘法器，25个像素分5拍计算 DSP从25个降到5个
BRAM压缩 行缓存用分布式RAM（小分辨率）或BRAM（大分辨率） 根据分辨率灵活选择
权重量化 空间权重用4bit，值域权重用6bit 乘法器位宽减半
除法近似 用查找表+乘法代替除法 节省1个除法器（约200 LUT）

我的建议：如果芯片资源充裕，优先保证精度——用8bit权重、全并行乘法。如果资源紧张，先砍值域权重的位宽，因为人眼对值域权重的精度不敏感。空间权重砍到4bit，边缘会稍微变硬，但视觉差异不大。

4.8 本章小结

双边滤波的RTL实现，核心就三件事：行缓存生成窗口、双权重查表、加权求和归一化。流水线设计上，每个阶段插一拍寄存器，保证时序收敛。资源优化上，DSP和BRAM是重点，量化和复用是主要手段。

嗯，这一章的内容就到这里。双边滤波是ISP流水线里比较有代表性的模块——它既有计算密集的部分，又有存储密集的部分，还涉及查表和除法近似。把这些搞透了，后面学更复杂的去噪算法（比如非局部均值、3D去噪）会轻松很多。

← 上一章 📖 返回目录 下一章 →