1. 触发同步基础概念：什么是硬件触发、触发源类型与触发采样的关系

大家好，我是你们的讲师。今天咱们开始第一讲——触发同步的基础概念。说实话，很多工程师做了好几年项目，对“触发”的理解还停留在“按一下按钮就开始采集”这个层面。但真正到了多通道同步、多板卡级联、甚至跨系统协同的时候，触发这块没吃透，调试起来真是欲哭无泪。我当年就吃过这个亏，后面慢慢跟大家聊。

1.1 什么是硬件触发

硬件触发，说白了就是用一个物理信号的变化，去“命令”系统开始干活。这个信号可以是电压跳变、电平高低、甚至是一段脉冲序列。它跟软件触发最大的区别在于：硬件触发是实时的、确定性的。

你想想看，软件触发要经过CPU中断、操作系统调度、驱动响应……这一套下来，延迟少说几十微秒，多则几毫秒。而硬件触发走的是专用电路路径，延迟通常在纳秒级。我在做高速ADC采集项目时，要求8个通道同步采样，软件触发根本没法用，必须上硬件触发。

1.2 触发源类型

触发源类型，我习惯把它分成三大类：边沿触发、电平触发、以及特殊触发。咱们一个一个说。

1.2.1 上升沿触发

上升沿触发，就是检测信号从低电平跳变到高电平的那个瞬间。这个瞬间通常只有几纳秒。FPGA内部用边沿检测电路来实现，说白了就是一个D触发器加一个异或门。

我个人习惯在以下场景用上升沿触发：

• 同步时钟信号（比如PLL的锁定指示）
• 帧同步信号（比如视频的行场同步）
• 启动脉冲（比如数据采集的开始信号）

1.2.2 下降沿触发

下降沿触发正好相反，检测信号从高到低的跳变。有些协议习惯用下降沿作为有效沿，比如SPI的某些模式、I²C的起始条件。

我记得有一次调试一个串行总线，怎么都抓不到正确的数据。后来发现协议规定的是下降沿采样，而我默认用了上升沿。嗯，这种低级错误，犯过一次就记住了。

触发类型	检测条件	典型应用	注意事项
上升沿	低→高跳变	时钟同步、帧起始	信号斜率需足够陡
下降沿	高→低跳变	SPI、I²C起始	注意协议定义
双沿	两种跳变都触发	DDR数据采样	频率翻倍，时序更紧
电平触发	电平持续满足条件	中断请求、状态指示	注意电平保持时间

1.2.3 电平触发

电平触发不是检测跳变，而是检测信号是否处于某个电平状态。比如高电平触发、低电平触发。它跟边沿触发的区别在于：电平触发是持续有效的，只要电平满足条件，触发就一直有效。

这里有个坑——我曾经在项目中用电平触发做数据采集启动，结果信号毛刺导致误触发，采集了一堆垃圾数据。后来改成上升沿触发，配合一个简单的去抖电路，问题就解决了。

1.3 触发与采样的关系

触发和采样，这两个概念经常被混为一谈。我简单解释一下：触发是“什么时候开始”，采样是“怎么取数据”。

触发信号来了之后，系统开始按照采样时钟的节奏，一个一个地把数据读进来。采样时钟决定了数据的精度和速率，而触发决定了数据的起始位置。

举个例子：你用示波器看一个脉冲信号。触发条件设成上升沿，采样率设成1GSa/s。触发信号一到，示波器就开始以每秒10亿次的速率采样。触发决定了你看的是脉冲的哪个部分，采样决定了你能看到多细的细节。

在FPGA里，触发和采样的关系可以用下面这张图来表示：

从这张图可以看出，触发信号经过检测和判定后，才去控制采样逻辑。采样逻辑再根据采样时钟，把数据一个一个地搬进FIFO或者内存里。整个过程是流水线式的，每个环节都有固定的延迟。

1.4 触发同步的关键指标

做触发同步设计，有几个指标你必须心里有数：

• 触发响应时间：从触发信号到达芯片引脚，到内部电路开始动作的时间。这个时间越短越好，通常要求小于10ns。
• 触发抖动：多次触发时，响应时间的随机变化。抖动大了，多通道同步就没法做。
• 触发保持时间：触发信号有效电平需要维持的最短时间。太短了检测电路可能漏掉。
• 采样窗口：触发后开始采样的时间范围。这个决定了你能采集到多长时间的信号。