3. CCD基本结构：表面沟道与埋沟道CCD、三相与四相时钟驱动、电荷存储与转移机制
好，我们开始聊CCD最核心的结构。很多人觉得CCD就是个像素阵列，其实没那么简单。CCD能成为图像传感器界的“老炮”，靠的是它独特的电荷域处理方式。今天我把CCD的底裤扒开，从沟道结构到时钟驱动，再到电荷怎么存、怎么搬，一次讲透。
3.1 表面沟道CCD（SCCD）与埋沟道CCD（BCCD）
先说说沟道。CCD的沟道，说白了就是电荷走的路。这条路修在表面还是埋在地下，性能差很多。
3.1.1 表面沟道CCD（SCCD）
最早的CCD都是表面沟道。电荷直接在硅-二氧化硅界面处存储和转移。嗯，这里要注意，界面处有大量陷阱态，电荷经过时会被俘获，产生噪声。
表面沟道CCD特点：
- 制造工艺简单，早期技术成熟
- 界面陷阱密度高（约10^10 cm⁻²eV⁻¹）
- 转移效率低，噪声大
- 暗电流较高
我记得刚入行时，有个项目用SCCD做线阵传感器。白天拍没问题，一到弱光环境，图像上全是“拖尾”和“固定图案噪声”。折腾了两个月，最后换成埋沟道才解决。
3.1.2 埋沟道CCD（BCCD）
埋沟道CCD的出现是个里程碑。它把电荷转移通道埋到硅体内，远离那个“脏兮兮”的界面。
怎么做？在表面注入一层与衬底同型的掺杂层，把势阱最大值推到体内。电荷在体内走，不碰界面，噪声自然小。
我个人习惯：做低噪声设计时，优先选BCCD。虽然工艺多两步，但转移效率能做到99.999%以上，暗电流能降一个数量级。
| 参数 | SCCD | BCCD |
|---|---|---|
| 转移通道位置 | Si-SiO₂界面 | 硅体内（距界面0.5-2μm） |
| 界面陷阱影响 | 严重 | 几乎无影响 |
| 转移效率（CTE） | 99.9% - 99.99% | 99.999% - 99.9999% |
| 暗电流 | 高（nA/cm²量级） | 低（pA/cm²量级） |
| 满阱容量 | 较大 | 略小（约80%） |
| 工艺复杂度 | 低 | 中 |
避坑指南：我曾经有个设计，BCCD的埋层掺杂浓度算错了，结果势阱没推到体内，电荷还是贴着界面走。流片回来一测，噪声比SCCD还大。后来重新仿真，把注入剂量调高15%，才正常。所以埋层掺杂一定要算准，别想当然。
3.2 三相与四相时钟驱动
CCD要工作，得有时钟。时钟怎么加，决定了电荷怎么搬。最常见的就两种：三相和四相。
3.2.1 三相时钟驱动
三相时钟，就是三个电极一组，用三路相位差120°的时钟驱动。每个像素对应三个电极，电荷在电极间依次传递。
为什么用三相？因为三相能保证电荷单向移动。你想想看，三个电极，总有一个处于高电位，电荷只能往一个方向跑。
三相时钟时序特点：
- 每周期三个相位：φ1、φ2、φ3
- 相邻电极间势阱倾斜，电荷定向转移
- 一个像素需要3个电极
- 时钟幅度通常5V-15V
我做过一个项目，用三相CCD做高速线阵。当时时钟频率跑到20MHz，三相时钟的时序必须精确到纳秒级。稍微有点歪，电荷就转移不干净，图像上出现“鬼影”。
3.2.2 四相时钟驱动
四相时钟，四个电极一组。比三相多一个电极，但好处很明显：可以独立控制势阱形状，实现更灵活的电荷操作。
四相时钟的典型应用是“钉扎”操作。通过调整某一相的电压，可以把势阱“钉”住，让电荷暂时不动。这在需要电荷积分或合并时特别有用。
| 特性 | 三相驱动 | 四相驱动 |
|---|---|---|
| 电极数/像素 | 3 | 4 |
| 时钟相数 | 3 | 4 |
| 转移方向控制 | 固定单向 | 可双向 |
| 势阱形状控制 | 有限 | 灵活 |
| 电荷操作灵活性 | 低 | 高（可钉扎、合并） |
| 驱动电路复杂度 | 低 | 中 |
选型建议：如果只是做简单的线阵扫描，三相就够了，成本低、驱动简单。但如果要做面阵、需要电荷合并或双向转移，四相更合适。我个人的经验是，科研级CCD几乎都用四相，因为灵活。
3.3 电荷存储与转移机制
CCD的核心能力就两个：存电荷、搬电荷。这两个动作做不好，图像质量就完蛋。
3.3.1 电荷存储：势阱原理
电荷存在哪？存在势阱里。势阱就是电极下硅表面（或体内）的电位最低点。电子掉进去就出不来，除非你把势阱倾斜。
势阱深度由电极电压和掺杂浓度决定。电压越高，势阱越深，能存的电荷越多。但有个上限——满阱容量。超过这个值，电荷会溢出到相邻像素，产生“ blooming”（光晕）。
满阱容量估算公式：
Q_sat ≈ C_ox × (V_g - V_th - V_pin)
其中：
C_ox = ε_ox / t_ox （栅氧化层电容）
V_g = 栅极电压
V_th = 阈值电压
V_pin = 钉扎电压（BCCD特有）嗯，这里要注意，满阱容量不是越大越好。太大了，电荷转移时间变长，影响速度。太小了，动态范围不够。一般设计时，满阱容量在10万到100万电子之间。
3.3.2 电荷转移：定向移动
电荷怎么从一个像素搬到下一个？靠时钟。时钟电压变化，势阱跟着变，电荷就跟着势阱最低点跑。
转移过程分三步：
- 存储阶段：电荷在电极1下的势阱里待着
- 转移阶段：电极2电压升高，势阱加深，电荷开始往电极2下扩散
- 完成阶段：电极1电压降低，势阱变浅，电荷全部跑到电极2下
这个过程需要时间。转移时间由扩散和漂移共同决定。扩散慢，漂移快。所以时钟电压变化要快，让漂移占主导。
我曾经踩过的坑：有个设计，时钟上升沿太慢（>50ns），结果电荷转移不完全，每个像素都留下“残影”。后来把时钟驱动器的驱动能力加大，上升沿压到10ns以内，问题解决。所以时钟驱动器的设计不能省，该加buffer就加。
3.3.3 转移效率与转移损失
转移效率（CTE）是CCD最重要的指标之一。它表示每次转移后，有多少电荷成功传到下一级。
CTE = 0.99999，意味着每次转移损失0.001%。听起来不多，但CCD可能有几千级转移。1000级后，损失累计到1%。2000级后，损失到2%。图像上就是信号衰减和模糊。
| CTE | 单级损失 | 1000级后剩余 | 2000级后剩余 |
|---|---|---|---|
| 0.9999 | 0.01% | 90.5% | 81.9% |
| 0.99999 | 0.001% | 99.0% | 98.0% |
| 0.999999 | 0.0001% | 99.9% | 99.8% |
你看，CTE从0.9999到0.99999，1000级后的信号剩余从90.5%跳到99.0%。这就是为什么高端CCD对CTE要求那么苛刻。
3.4 知识结构图：CCD基本结构
下面这张图把CCD基本结构的核心要素串起来了。从沟道类型到时钟驱动，再到电荷的存和搬，一目了然。
这张图把CCD基本结构的三个核心维度串起来了。你从沟道结构出发，选SCCD还是BCCD；从时钟驱动出发，选三相还是四相；从电荷操作出发，理解存储和转移的物理机制。三者共同决定了CCD的性能天花板。
一句话总结：CCD设计，说白了就是管好电荷。沟道决定电荷在哪走，时钟决定电荷怎么走，势阱决定电荷能存多少。这三件事做好了，CCD的性能就差不了。