3. 读出电路核心模块：前置放大器、相关双采样(CDS)、积分器、采样保持电路
好，咱们进入正题。读出电路这东西，说白了就是传感器和数字世界之间的翻译官。传感器给的信号通常又弱又吵，你得先把它伺候舒服了，才能交给后头的ADC去量化。这一章，我把最核心的几个模块拆开揉碎了讲给你听。
我个人习惯把读出链路分成四块：前置放大器负责第一级增益和阻抗变换，相关双采样(CDS)负责干掉低频噪声和固定模式噪声，积分器负责电荷到电压的转换，采样保持电路负责把信号稳住交给ADC。嗯，咱们一个一个来。
3.1 前置放大器：第一道防线
前置放大器是信号进入读出链路的第一站。它的任务很明确：提供足够的增益，同时引入尽可能少的噪声。你想想看，如果第一级就把信噪比搞砸了，后头再怎么处理也救不回来。
我在项目中遇到过最典型的情况——客户要求探测器输出端直接接长电缆，信号衰减得一塌糊涂。这时候前置放大器必须放在探测器屁股后面，紧挨着它，用最短的走线把信号收进来。
3.1.1 常用拓扑
- 共源共栅(Cascode)：增益高，带宽大，Miller效应小。我一般优先选它。
- 差分对：共模抑制比好，适合双端信号。但功耗翻倍，得权衡。
- 单管共源：简单，但增益和带宽不好兼顾。只用在要求不高的场合。
3.1.2 噪声优化要点
前置放大器的噪声主要由输入管决定。我有个经验法则：输入管的gm要尽量大，沟道长度尽量选最小。为什么？因为输入参考噪声电压跟gm的平方根成反比，跟沟道长度的平方根成正比。当然，这得在功耗预算内操作。
3.2 相关双采样(CDS)：低频噪声的克星
CDS这名字听着玄乎，其实原理很简单：对同一个节点采样两次，一次在复位状态，一次在信号状态，然后做差。这样，低频的1/f噪声和复位噪声就被对消掉了。
我刚开始做读出芯片时，总觉得CDS是万能的。后来发现，它只能干掉相关的噪声分量。对于不相关的白噪声，CDS反而会把噪声功率加倍——因为两次采样的白噪声不相关，做差后功率是相加的。
3.2.1 CDS的两种实现方式
| 类型 | 实现方式 | 优点 | 缺点 |
|---|---|---|---|
| 模拟CDS | 开关电容网络，采样保持后做差 | 电路简单，功耗低 | 受开关电荷注入影响 |
| 数字CDS | ADC采样后，在数字域做减法 | 精度高，灵活性好 | 需要高速ADC，功耗大 |
我个人习惯在低功耗场景用模拟CDS，在高速高精度场景用数字CDS。没有的好坏，看需求。
3.2.2 避坑指南
3.3 积分器：电荷的搬运工
很多传感器（比如光电二极管、CCD）的输出是电荷，不是电压。积分器的作用就是把电荷包转换成电压，同时提供一定的增益。
最经典的积分器结构就是电荷灵敏放大器(CSA)——一个运放加一个反馈电容。输入电荷Q_in在反馈电容C_f上积分，输出电压V_out = Q_in / C_f。增益由C_f决定，跟运放的开环增益关系不大，只要开环增益足够大就行。
3.3.1 积分器的噪声模型
积分器的噪声主要来自两个地方：运放本身的输入噪声，以及反馈电阻（如果有的话）的热噪声。我一般这样估算：
- 运放噪声：折算到输入端，乘以噪声带宽，再乘以闭环增益。
- 反馈电阻噪声：4kTR，跟电阻值成正比。所以反馈电阻不能太大，否则热噪声会淹掉信号。
3.4 采样保持电路：最后的把关
信号经过前置放大、CDS、积分之后，终于到了采样保持电路。它的任务很简单：在ADC转换期间，把信号电压稳稳地保持住。
采样保持电路的核心是开关和保持电容。开关用MOS管实现，保持电容用MIM电容或者MOS电容。这里有个矛盾：保持电容越大，保持精度越高，但采样时间越长；保持电容越小，采样速度越快，但容易受电荷注入和时钟馈通影响。
3.4.1 常见结构
- 开环采样保持：速度快，但精度受开关非理想性影响。
- 闭环采样保持：精度高，但速度慢，功耗大。
- 自举开关采样保持：开关导通电阻恒定，线性度好。我特别喜欢这个结构，尤其是在高精度场景。
3.5 知识结构总览
下面这张图把四个模块的关系串起来了。你可以把它当作一个快速参考。
3.6 模块间的噪声传递
最后聊一个容易被忽视的问题——模块间的噪声传递。每个模块都会贡献噪声，但贡献大小不一样。我一般用噪声级联公式来估算：
总输入参考噪声² = 第一级噪声²
+ 第二级噪声² / (第一级增益²)
+ 第三级噪声² / (第一级增益² × 第二级增益²)
+ ...看到了吗？第一级的噪声直接加进来，后头的噪声会被前级增益衰减。所以，前置放大器的噪声设计是重中之重。后头的CDS、积分器、采样保持，只要前级增益够大，它们的噪声影响就微乎其微。
嗯，这一章的内容就到这儿。四个模块，每个都有自己的脾气。前置放大器要低噪声，CDS要会挑噪声，积分器要会算电荷，采样保持要稳得住。把它们伺候好了，读出链路就成功了一大半。