📚 课程目录第3章 Jetson电源管理IC（PMIC）与供电架构

3. Jetson电源管理IC（PMIC）与供电架构

Jetson模块的功耗表现，很大程度上并不取决于GPU或CPU本身，而取决于它背后那套“看不见”的供电系统。以Jetson Orin系列为例，模块内部集成了多路PMIC（Power Management IC，电源管理芯片）与外部配套的电源树，负责把来自载板的5V或更宽范围的输入，转换成SoC、内存、PCIe、摄像头、USB等子系统所需的数十路电压。理解PMIC型号、电压域划分和DVFS机制，是后续做低功耗调优和热设计的前提。

一、Jetson供电架构的整体分层

Jetson的供电可以粗略分为三层。第一层是载板级输入，通常由DC-DC或适配器提供5V（部分工业载板支持9～19V宽压），经载板上的电源管理电路后送入模块连接器。第二层是模块内部的PMIC阵列，例如Orin系列常见的MAX20024、MAX77851等Maxim（现ADI）电源芯片，以及NVIDIA自研的电源管理单元，它们负责生成VDD_CPU、VDD_GPU、VDD_SOC、VDD_DDR等核心电压域。第三层是SoC内部的分区电源域，包括CPU集群、GPU、DLA、PVA、ISP、显示控制器等，每一路都可以独立开关或调压。

这种分层结构的意义在于：不同电压域可以按需上电、按需调频，而不是“一开全开”。例如在只跑摄像头推理的场景下，GPU和DLA可以保持较低频率甚至部分断电，而ISP和内存控制器保持活跃。

二、电压域划分与典型参数

在Orin NX/Nano等模块上，常见的电压域包括：VDD_CPU（CPU集群供电，典型0.7～1.1V）、VDD_GPU（GPU供电，典型0.6～1.0V）、VDD_SOC（SoC逻辑与加速器，典型0.7～1.0V）、VDD_DDR（LPDDR5，典型1.05V或1.1V）、VDD_IO（1.8V/3.3V外设IO）。每一路电压并非固定值，而是随工作频率动态调整。以VDD_CPU为例，当CPU从1.5GHz升到2.0GHz时，PMIC会把电压从约0.85V提升到约0.95V，这就是DVFS中的“电压-频率配对”。

需要特别注意的是，电压域之间存在上电时序要求。例如VDD_SOC通常要先于VDD_CPU建立，VDD_DDR要在内存控制器初始化前稳定。PMIC内部的状态机负责按顺序使能各路输出，如果时序错误，模块可能无法启动或出现随机复位。

三、DVFS原理：为什么调频必须调压

CMOS电路的动态功耗近似为 P = C·V²·f，其中C是负载电容，V是供电电压，f是频率。频率提升时，如果电压不变，晶体管开关速度可能跟不上，导致时序违例；因此必须同步提高电压。但电压提高又会让功耗按平方增长，所以DVFS的核心是在“够用”的前提下尽量降低电压和频率。

Jetson的DVFS由内核中的cpufreq和devfreq框架驱动。CPU侧使用cpufreq governor（如schedutil、ondemand、performance），GPU侧使用devfreq。当负载升高时，governor选择一个更高的OPP（Operating Performance Point），该OPP对应一组“频率-电压”值；内核通过regulator框架向PMIC写入新的电压值，等待电压稳定后再切换时钟频率。降频时顺序相反：先降频，再降压。

OPP表通常由设备树（Device Tree）定义，例如opp-microvolt字段描述每个频率点对应的电压。修改OPP表可以自定义DVFS曲线，但必须确保电压不低于芯片数据手册规定的最小值。

四、配置方法：从设备树到运行时调优

实际配置DVFS通常分两步。第一步是确认当前OPP表和工作模式。在Jetson上可以查看：

# 查看CPU可用频率点
cat /sys/devices/system/cpu/cpu0/cpufreq/scaling_available_frequencies

# 查看当前governor
cat /sys/devices/system/cpu/cpu0/cpufreq/scaling_governor

# 查看GPU可用频率
cat /sys/class/devfreq/17000000.ga10b/available_frequencies

第二步是根据场景选择governor或锁定频率。例如在持续推理场景中，把CPU governor设为schedutil可以让频率跟随负载平滑变化；如果追求确定性延迟，可以设为performance并锁定最高频率，但功耗和温度会明显上升。对于GPU，可以通过devfreq的governor或直接写入min_freq/max_freq来限制频率范围。

更底层的配置在设备树中完成。以Orin为例，tegra234-p3767-0000-p3768-0000-a0.dts中会引用PMIC节点，定义各路regulator的电压范围和初始值。如果要做定制载板，需要根据实际供电能力调整regulator-min-microvolt和regulator-max-microvolt，并确保PMIC的I²C地址与模块一致。

不要随意把电压设到数据手册最小值以下，也不要在未确认散热能力的情况下长期锁定最高频率。Jetson的温控机制会在结温超过阈值时强制降频，如果散热不足，锁频反而会导致频繁的热降频，性能更不稳定。

五、一个可参考的调优示例

假设某Orin Nano设备用于7×24小时视频分析，希望功耗控制在10W以内。可以先读取当前功耗和温度：

# 读取模块功耗（需载板支持）
cat /sys/bus/i2c/drivers/ina3221/1-0040/hwmon/hwmon1/power1_input

# 查看热区温度
cat /sys/class/thermal/thermal_zone0/temp

若发现GPU长期处于最高频但利用率只有40%，可以把GPU的max_freq限制到中间档位，例如从1.3GHz降到1.0GHz，同时把CPU governor改为schedutil。调整后再次观察功耗和推理帧率，如果帧率下降在可接受范围内而功耗明显降低，就说明找到了更合适的DVFS工作点。这个过程没有唯一答案，需要结合具体模型、散热和延迟要求反复迭代。

理解PMIC型号、电压域和DVFS的联动关系后，后续做功耗预算、热设计和电源完整性分析时，就能明确“哪一路电在什么时候被拉高、为什么被拉高、能不能压低”，而不是只看到总功耗数字。