1. 课程导入

各位同学好，我是你们这门课的老张。在通信行业摸爬滚打了十几年，从最早的定点DSP做到现在的多核浮点芯片，踩过的坑不少，积累的经验也还算有点。今天咱们开始第一讲，聊聊这门课到底要干什么，以及为什么我们要选这些芯片。

先说说这门课的定位。它不是那种纯理论的数字信号处理课，也不是单纯的嵌入式编程课。它是一门实战课——把降噪滤波器从PC端的MATLAB模型，搬到DSP芯片上跑起来，还要跑得稳、跑得快。说白了，就是让算法落地。

1.1 降噪滤波器在语音通信中的应用场景

你想想看，现在谁还没打过语音、开过腾讯会议？但环境噪声永远是语音通信的头号杀手。我在一个车载免提项目中遇到过，时速120公里时，对方根本听不清司机在说什么，全是风噪和胎噪。

降噪滤波器要解决的核心问题就三个：

• 消除稳态噪声：比如空调声、风扇声、发动机怠速声。这类噪声频谱相对固定，用谱减法或维纳滤波就能搞定。
• 抑制非稳态噪声：比如键盘敲击声、关门声、突然的鸣笛。这类噪声来得快去得也快，需要自适应滤波器或者基于神经网络的方案。
• 保留语音可懂度：这是最难的。降噪降得太狠，语音就失真了，像机器人说话。我见过不少方案，噪声是没了，但人声也废了。

嗯，这里要注意一点：不同的场景对降噪算法的实时性要求完全不同。蓝牙耳机端到端延迟不能超过30ms，而会议系统可以放宽到100ms。这个差异直接决定了你选什么芯片、用什么算法结构。

1.2 DSP芯片选型：TI C6748 vs ADI SHARC

为什么选这两款芯片？因为它们是工业界最成熟的两条路线。我个人习惯，做项目选型时先看三点：算力够不够、外设齐不齐、开发工具顺不顺手。

先看一张对比表：

对比项	TI C6748	ADI SHARC (如ADSP-21489)
内核架构	定点/浮点双核，C674x	32位浮点，SHARC+
主频	456 MHz	450 MHz
峰值算力	3648 MIPS / 2746 MFLOPS	2700 MFLOPS
片上内存	256KB L2 + 32KB L1	5Mb SRAM
外设特色	McASP、EMIFA、USB 2.0	SPORT、DAI、DMA引擎
开发环境	CCS (Code Composer Studio)	CrossCore Embedded Studio
典型功耗	约 500mW	约 800mW
生态成熟度	开源库丰富，社区活跃	官方库强，但社区较小

我个人的选型建议是这样的：

• 如果你的算法以定点运算为主，或者需要跑一些轻量级神经网络，C6748更合适。它的定点算力很强，而且TI的DSPLIB优化得不错。
• 如果你的算法大量使用浮点运算，比如自适应滤波、矩阵求逆，SHARC的浮点性能更均衡。我曾经在一个多通道回声消除项目中用过SHARC，浮点运算的精度和速度都很稳。

1.3 课程目标与学习路径

这门课的目标很明确：让你能独立完成一个降噪滤波器从MATLAB原型到DSP板卡的全流程移植、联调和性能优化。

具体来说，学完这门课你应该能做到：

1. 看懂降噪算法的MATLAB代码，并能分析其计算瓶颈
2. 在C6748和SHARC上分别搭建开发环境，完成裸机工程配置
3. 把算法逐模块移植到DSP上，并验证功能正确性
4. 通过DMA、Cache优化、循环展开等手段，把算法跑到实时
5. 用示波器和仿真器联调，定位并解决实际噪声环境下的问题

学习路径我建议这样走：

• 第一阶段（第1-5章）：打好基础。理解DSP架构差异，搭建开发环境，跑通第一个LED点灯程序——别笑，点灯是嵌入式世界的Hello World。
• 第二阶段（第6-15章）：算法移植。从最简单的FIR滤波器开始，逐步过渡到自适应滤波和谱减法。每章都会给出一份完整的移植代码。
• 第三阶段（第16-25章）：性能优化。这是最核心的部分。我会手把手教你用DSPLIB、做内存对齐、优化循环、调整Cache策略。
• 第四阶段（第26-30章）：联调与实战。把算法放到真实噪声环境中测试，解决延迟、失真、稳定性问题。

下面这张图概括了本章的知识体系：

最后说一句心里话。DSP开发不像写应用软件，它离硬件很近，离信号处理也很近。你可能会被Cache一致性问题折磨一整天，也可能因为一个DMA配置错误导致音频断断续续。但当你亲手调通的降噪算法在板子上跑起来，耳机里传来干净的人声时，那种成就感是无可替代的。