4. 信号与系统基础

二阶LC低通滤波器,说白了就是用一个电感和一个电容搭出来的两阶滤波网络。比RC滤波器陡峭得多,但坑也多得多。我刚开始用LC滤波器时,总觉得电感随便买一个就行,结果被自谐振频率坑了好几次。

这一节,咱们把二阶低通的设计流程、电感选型的关键参数、自谐振频率的陷阱,以及实际调试中踩过的坑,一次性讲清楚。

4.1 二阶低通滤波器设计基础

二阶LC低通滤波器的传递函数很简单:

H(s) = 1 / (1 + s·L/R + s²·L·C)

其中R是负载电阻。截止频率f_c由L和C决定:

f_c = 1 / (2π · √(L·C))

品质因数Q决定了滤波器的响应特性:

Q = R · √(C/L)

Q值不同,滤波器的行为完全不同:

Q值范围 响应特性 适用场景
Q < 0.5 过阻尼,滚降缓慢 避免振铃,但滤波效果差
Q = 0.707 巴特沃斯响应,最平坦 通用信号滤波,我最常用
Q = 1.0 切比雪夫响应,截止更陡 需要快速衰减,但通带有纹波
Q > 1.0 欠阻尼,有振铃 小心!容易自激

设计经验:我个人习惯把Q值控制在0.7~0.8之间。既保证滤波效果,又不会引入振铃。有一次为了追求更陡的截止特性,把Q设到了1.2,结果输出波形上出现了明显的过冲,调试了整整一天才找到原因。

4.2 电感选型:磁屏蔽 vs 非屏蔽

电感是LC滤波器中最容易出问题的元件。选型时,磁屏蔽和非屏蔽电感差别很大。

特性 磁屏蔽电感 非屏蔽电感
漏磁 低,对外部电路干扰小 高,容易耦合到邻近走线
自谐振频率 较高(通常>100MHz) 较低(取决于绕线结构)
成本 贵30%~50% 便宜
尺寸 稍大 较小
适用场景 高频、敏感信号、密集布局 低频、隔离良好、成本敏感

我的建议:在采集电路的前端,尤其是ADC输入之前,一定要用磁屏蔽电感。我曾经在一个项目中用了非屏蔽电感,结果电感的漏磁耦合到了旁边的时钟走线,导致采样数据出现了周期性的抖动。换成磁屏蔽电感后,问题立刻消失。

4.3 自谐振频率陷阱

电感不是理想的。每个电感都有寄生电容,这个寄生电容和电感本身会形成一个并联谐振回路。当信号频率接近电感的自谐振频率(SRF)时,电感会表现出电容特性,滤波器完全失效。

自谐振频率的计算公式:

SRF = 1 / (2π · √(L · C_parasitic))

其中C_parasitic是电感的寄生电容,通常由绕线之间的分布电容决定。

重要警告:滤波器的截止频率必须远低于电感的自谐振频率。我一般要求SRF至少是截止频率的10倍以上。如果SRF只比截止频率高3~5倍,滤波器在截止频率附近会出现异常的增益峰,反而放大了噪声。

我记得有一次调试一个10MHz的低通滤波器,用了标称SRF为50MHz的电感。结果实测发现,在8MHz附近出现了意外的增益尖峰。查了半天,发现那个电感的实际SRF只有30MHz,因为绕线工艺问题,寄生电容比标称值大了不少。从那以后,我每次选电感都会实测SRF,绝不只看datasheet。

4.4 实际调试案例

下面是一个我实际调试过的案例,供你参考。

需求:为一个16位ADC设计一个截止频率为100kHz的二阶低通滤波器,用于抑制开关电源的200kHz纹波。

设计步骤:

  1. 确定L和C:选择L=10μH,C=2.2nF,计算截止频率f_c≈107kHz,满足要求。
  2. 计算Q值:负载R=10kΩ,Q=10kΩ·√(2.2nF/10μH)≈4.7,太高了!需要调整。
  3. 调整设计:将L改为47μH,C改为470pF,f_c≈107kHz不变,Q=10kΩ·√(470pF/47μH)≈1.0,可以接受。
  4. 电感选型:选择磁屏蔽电感,SRF>10MHz(实际选型SRF=25MHz)。
  5. PCB布局:电感远离时钟走线,电容靠近ADC输入引脚。

调试中发现的问题:

  • 第一次上电,200kHz纹波只衰减了12dB,远低于理论值40dB。
  • 检查发现,电感的实际SRF只有8MHz,因为PCB走线的寄生电容增加了电感的等效寄生电容。
  • 更换为SRF更高的电感(标称50MHz,实测42MHz),纹波衰减达到38dB,接近理论值。
  • 进一步优化布局,将电感与地平面之间的距离从0.5mm增加到2mm,寄生电容降低,SRF提升到48MHz,最终纹波衰减达到42dB。

经验总结:LC滤波器的实际性能,往往被寄生参数限制。电感的自谐振频率、PCB布局的寄生电容、电感的漏磁,这三个因素决定了滤波器的真实表现。不要只看理论计算,一定要实测验证。

4.5 二阶LC低通滤波器设计流程

下面这张图总结了我常用的设计流程,你可以直接照着做:

二阶LC低通滤波器设计流程 二阶LC低通滤波器设计流程 确定截止频率 f_c 选择Q值(推荐0.7~0.8) 计算L和C初值 电感选型(磁屏蔽+SRF检查) PCB布局(远离干扰+短走线) 实测验证(频谱分析仪) 不合格 关键检查点 • SRF ≥ 10 × f_c • 磁屏蔽电感优先 • 布局远离时钟/电源

实用技巧:如果你手头没有频谱分析仪,可以用示波器配合信号发生器做简单的扫频测试。虽然精度不如频谱仪,但至少能发现滤波器是否在目标频率附近有异常增益。我经常用这个方法做快速验证。

好了,二阶LC低通滤波器的设计要点就这些。记住三个核心:Q值控制在0.7~0.8、电感选磁屏蔽且SRF足够高、布局时注意寄生参数。做到这三点,你的LC滤波器基本不会出大问题。