3. CCD像素结构：从光生电荷到垂直传输的物理机制
各位同学，今天我们来聊聊CCD最核心的部分——像素结构。很多人觉得CCD就是个感光元件，光打上去就有信号出来。其实没那么简单。光生电荷只是第一步，怎么把这些电荷高效、无损地搬出来，才是CCD真正的看家本领。
我当年刚入行时，总觉得CCD和CMOS差不多，都是光电转换嘛。直到有一次调试一款科学级CCD，发现垂直传输效率怎么也上不去，图像拖尾严重。那时候我才真正沉下心去研究像素内部的物理机制。嗯，今天就把这些经验分享给大家。
3.1 像素的基本构成：光电转换的起点
一个典型的CCD像素，说白了就是一个MOS电容结构。你想想看，它由三层组成：
- 顶层：多晶硅栅极（Poly-Si gate），施加电压控制势阱
- 中间层：二氧化硅绝缘层（SiO₂），约100-200nm厚
- 底层：P型硅衬底（P-substrate），掺杂浓度约10¹⁵ cm⁻³
光照射到像素上，光子进入硅衬底。如果光子能量大于硅的禁带宽度（1.12eV），就会激发电子-空穴对。电子被吸引到栅极下方的势阱里，空穴则被排斥到衬底。这个过程，就是光生电荷的起点。
关键指标：量子效率（QE）
QE = 收集到的电子数 / 入射光子数。我见过最好的背照式CCD，QE能到95%以上。但前照式一般只有40-60%。为什么差这么多？因为前照式的多晶硅栅极会吸收和反射一部分短波长的光。
3.2 势阱的形成与电荷存储
光生电子产生后，怎么把它们留住？这就靠势阱了。
给栅极加一个正电压（比如+5V到+15V），P型硅表面的空穴被排斥，形成一个耗尽层。这个耗尽层就像一个坑，电子掉进去就爬不出来。势阱的深度由栅极电压决定——电压越高，阱越深，能装的电子越多。
我记得有一次做低温CCD测试，温度降到-40°C，发现势阱的存储能力明显变强。这是因为热激发产生的暗电流减少了，势阱里的信号电荷更纯净。
| 参数 | 典型值 | 说明 |
|---|---|---|
| 栅极电压 | 5V - 15V | 越高势阱越深 |
| 耗尽层厚度 | 1 - 5 μm | 取决于掺杂浓度 |
| 满阱容量（FWC） | 10k - 200k e⁻ | 像素越大容量越高 |
| 暗电流 | 10 - 100 pA/cm² | 室温下，温度每降7°C减半 |
避坑指南：满阱溢出
我曾经遇到过一个问题：强光下图像出现白色竖条。后来发现是像素的满阱容量不够，电荷溢到了相邻的垂直传输通道。解决办法是加抗晕光结构（Anti-blooming），或者在像素周围加沟道截止注入。
3.3 垂直传输：电荷的接力赛
电荷存好了，怎么把它送到水平寄存器？这就是垂直传输（Vertical Transfer）干的事。
CCD的垂直传输靠的是三相时钟驱动。每个像素对应三个栅极：P₁、P₂、P₃。通过依次改变这三个栅极的电压，势阱就像传送带一样，把电荷包一步步往下推。
具体步骤是这样的：
- 初始状态：P₁高电平，P₂和P₃低电平。电荷存在P₁下方。
- 第一步：P₂升为高电平，P₁保持高电平。两个势阱连通，电荷扩散到P₁和P₂下方。
- 第二步：P₁降为低电平，P₂保持高电平。电荷全部转移到P₂下方。
- 第三步：P₃升为高电平，P₂保持高电平。电荷转移到P₂和P₃下方。
- 第四步：P₂降为低电平，P₃保持高电平。电荷全部转移到P₃下方。
一个完整的时钟周期，电荷向下移动了一个像素的位置。这个过程重复进行，直到所有电荷都到达水平寄存器。
实战经验：传输效率
电荷传输效率（CTE）是CCD最关键的指标之一。CTE = 0.99999意味着每次传输损失0.001%的电荷。对于1000级的垂直传输，总效率是0.99999¹⁰⁰⁰ ≈ 99%。我调试过一款CCD，CTE只有0.999，结果图像远端明显变暗。后来发现是栅氧化层有界面态陷阱，通过氢退火处理才解决。
3.4 垂直传输的物理限制
垂直传输不是完美的。有几个物理效应会限制它的性能：
- 界面态陷阱：Si-SiO₂界面的悬挂键会捕获电子，释放时产生拖尾。我建议用多晶硅栅覆盖整个沟道，减少界面态的影响。
- 势垒效应：栅极之间的间隙会产生势垒，阻碍电荷流动。解决办法是采用重叠栅极结构，让相邻栅极部分重叠。
- 热扩散：高温下电荷的热运动会降低传输效率。我曾经在60°C环境下测试，CTE下降了0.1%。
为什么会这样？说白了，电荷传输的本质是漂移和扩散的竞争。漂移靠电场驱动，扩散靠浓度梯度驱动。设计得好，漂移占主导，传输就快且完整。设计不好，扩散占主导，电荷就散得到处都是。
3.5 垂直传输的时序与驱动
垂直传输的时序设计，直接决定了CCD的帧率和图像质量。我给大家看一个典型的三相CCD时序：
// 三相CCD垂直传输时序（简化版）
// P1, P2, P3 为三个栅极的驱动信号
// 初始状态：P1高，P2低，P3低
P1 = HIGH; // +10V
P2 = LOW; // 0V
P3 = LOW; // 0V
// 第一步：P2升为高
P2 = HIGH; // +10V
// 电荷在P1和P2下扩散
// 第二步：P1降为低
P1 = LOW; // 0V
// 电荷全部转移到P2下
// 第三步：P3升为高
P3 = HIGH; // +10V
// 电荷在P2和P3下扩散
// 第四步：P2降为低
P2 = LOW; // 0V
// 电荷全部转移到P3下
// 完成一个像素的垂直传输
实际应用中，时钟频率一般在100kHz到10MHz之间。频率越高，帧率越快，但传输效率会下降。我建议根据具体应用来权衡：科学成像用低频（高CTE），视频成像用高频（高帧率）。
关键参数：垂直传输时间
对于N行像素的CCD，垂直传输总时间 = N × 每行传输时间。比如一个1024×1024的CCD，每行传输时间1μs，那么垂直传输总时间就是1.024ms。加上水平读出时间，就能算出帧率。
3.6 知识结构图：CCD像素的完整工作流程
下面这张图总结了CCD像素从光生电荷到垂直传输的完整流程。我建议你把它打印出来贴在工位上，调试时对照着看。
3.7 实战中的常见问题与调试方法
最后，我分享几个实战中常见的问题和调试方法：
- 图像拖尾（Smear）：垂直传输过程中，强光继续照射像素，产生额外电荷。解决办法是使用机械快门或电子快门，在垂直传输期间遮挡光线。
- 电荷残留（Image Lag）：上一帧的电荷没有完全传输干净。我遇到过这种情况，后来发现是栅极电压不够高，势阱没有完全清空。提高复位电压就解决了。
- 垂直条纹（Vertical Stripe）：某列像素的传输效率不一致。这通常是工艺问题，但可以通过暗场校正和亮场校正来补偿。
调试小技巧
我习惯用示波器同时观察三个栅极的驱动波形，确保时序正确。另外，用红外热像仪检查CCD的温度分布，能发现局部过热导致的暗电流异常。
好了，CCD像素结构这部分就讲到这里。记住，光生电荷只是开始，垂直传输才是CCD的精髓。理解了势阱的物理机制和三相传输的时序，你就能真正驾驭CCD了。