2、图像传感器架构演进：从CCD到CMOS的技术路线、背照式(BSI)与堆叠式结构、全局快门与卷帘快门
好，咱们今天聊聊传感器架构的演进。说实话，这十几年我亲眼看着这个领域翻天覆地。刚入行那会儿，CCD还是的主流，谁敢说CMOS能取代它，大家都会觉得你疯了。但现在呢？手机里、相机里、车载摄像头里，清一色的CMOS。这条路是怎么走过来的？我带你捋一遍。
2.1 从CCD到CMOS：一场技术路线的“逆袭”
先说说CCD。它的结构其实很优雅——每个像素收集到的光生电荷，像接力棒一样，一个像素一个像素地传递到输出端。这种“全局传输”的方式，噪声极低，一致性非常好。我当年做科学级相机项目时，用的就是背照式CCD，暗电流控制得那叫一个漂亮。
但CCD有个硬伤：功耗高、速度慢，而且没法把逻辑电路集成到同一颗芯片上。你想想看，CCD需要多路高压时钟驱动，外围还得配一堆模拟处理芯片，整个模组又大又贵。
CMOS就聪明多了。每个像素里直接集成一个放大器，甚至还能做模数转换。说白了，就是把“集体劳动”变成了“包产到户”。
核心差异对比：
| 对比项 | CCD | CMOS |
|---|---|---|
| 读出方式 | 电荷逐行/逐列转移 | 每个像素独立寻址读出 |
| 功耗 | 高（多路高压时钟） | 低（单电源，静态功耗极低） |
| 集成度 | 低（需要外部驱动、ADC） | 高（可集成ADC、DSP、接口） |
| 读出速度 | 较慢（串行传输） | 快（并行读出，支持高帧率） |
| 噪声 | 极低（适合科学级应用） | 较高（固定模式噪声、读出噪声） |
| 成本 | 高（特殊工艺） | 低（标准CMOS工艺，量大管饱） |
CMOS早期最大的问题是噪声。我记得2005年左右，我调试一颗0.18μm工艺的CMOS传感器，那个固定模式噪声（FPN）简直惨不忍睹，图像上全是竖条纹。后来靠相关双采样（CDS）和数字校正才压下去。现在呢？CMOS的噪声水平已经逼近CCD了，但功耗和速度的优势是CCD永远追不上的。
2.2 背照式（BSI）与堆叠式结构：把光路“翻过来”
传统的前照式（FSI）结构，光线要先穿过金属布线层，才能到达光电二极管。你想想看，金属层会挡光、反射、散射，量子效率能高才怪。尤其是随着像素尺寸越做越小，这个“开口率”问题越来越严重。
背照式（BSI）的思路很简单粗暴：把硅片翻过来，让光线从背面入射，直接照到光电二极管上。金属布线层被甩到了背面，不再挡光。
我个人习惯：评估一颗BSI传感器好不好，先看它的“量子效率峰值”和“近红外响应”。BSI对蓝光提升尤其明显，因为蓝光在硅中吸收深度浅，FSI的金属层很容易把它吃掉。我做过一个项目，FSI的QE在450nm只有30%，换成BSI直接飙到65%——这差距，你品品。
但BSI也有坑。硅片减薄工艺非常难控制，减得太薄容易碎，减得不够又影响量子效率。而且背面处理不好，暗电流会飙升。我曾经遇到过一批BSI晶圆，暗电流比设计值高了3倍，最后查出来是背面钝化层工艺参数漂了。
再往后，堆叠式结构来了。它把像素阵列和逻辑电路分到两层晶圆上，通过混合键合（Hybrid Bonding）连起来。这样做的好处太多了：
- 像素面积最大化：逻辑电路不再占用像素区的面积，填充因子可以接近100%。
- 性能独立优化：像素层用低暗电流、高量子效率的工艺；逻辑层用先进制程（比如28nm、22nm），跑高速ADC和DSP。
- 功能集成：可以堆叠DRAM做高速缓存，实现慢动作视频；甚至可以堆叠AI处理器，做片上智能处理。
下面这张图，我画了从FSI到BSI再到堆叠式的结构演进，你看一眼就明白了。
避坑指南：我曾经在堆叠式传感器的项目中踩过一个坑——像素层和逻辑层的热膨胀系数不匹配，导致晶圆键合后翘曲，光刻对准直接偏了。后来我们不得不调整键合温度曲线，并在设计时预留对准标记的冗余。所以，做堆叠式设计时，一定要和工艺厂提前对齐热预算。
2.3 全局快门与卷帘快门：两种“曝光哲学”
快门方式的选择，直接影响你拍到的画面是“清晰”还是“扭曲”。
卷帘快门（Rolling Shutter）是CMOS最常用的方式。它逐行曝光、逐行读出。说白了，就像一台复印机，从上到下一行一行地扫过去。好处是像素内不需要存储节点，填充因子高，暗电流小。
但问题也很明显：如果场景在快速运动，你拍到的画面会“果冻效应”——比如拍高速旋转的风扇，扇叶会变成弯曲的。我做过一个无人机航拍项目，用卷帘快门拍螺旋桨，画面简直没法看。
全局快门（Global Shutter）就不一样了。所有像素在同一时刻开始曝光，同一时刻结束，然后同时把电荷转移到像素内的存储节点中，再逐行读出。这样拍运动物体，画面是“冻结”的，没有果冻效应。
两种快门对比：
| 特性 | 卷帘快门 | 全局快门 |
|---|---|---|
| 曝光方式 | 逐行曝光，时间差 | 所有像素同时曝光 |
| 果冻效应 | 有（运动物体变形） | 无（画面冻结） |
| 像素结构 | 简单（3T/4T） | 复杂（需要存储节点） |
| 填充因子 | 高 | 较低（存储节点占面积） |
| 暗电流 | 低 | 较高（存储节点漏电） |
| 典型应用 | 手机、相机、安防 | 机器视觉、自动驾驶、AR/VR |
全局快门最大的挑战是存储节点的漏电。你想想看，所有像素同时结束曝光，但读出需要时间——比如1080P的传感器，读出可能需要几毫秒。在这段时间里，存储节点里的电荷会慢慢漏掉，导致图像亮度不均匀。
我建议：如果你做全局快门设计，一定要关注“存储节点漏电”这个指标。我见过一些设计，存储节点用MOS电容，漏电大得离谱。后来改用MIM电容，漏电降了两个数量级。另外，驱动时序也很关键——传输门关断要快，而且要彻底，否则会有电荷注入效应。
嗯，这里还要提一句：现在有些高端传感器开始做“全局快门+BSI+堆叠式”的三合一方案。像素层用BSI提高量子效率，存储节点和逻辑电路放在堆叠层，这样既解决了填充因子问题，又实现了全局快门。索尼的IMX系列就是这条路线的代表。
好了，架构演进这块儿就聊到这儿。记住一句话：没有最好的架构，只有最适合应用场景的架构。做选择时，先想清楚你的系统要什么——是要高量子效率？还是要无畸变？还是要低功耗？想清楚了，架构自然就出来了。