4. CMOS核心原理

CMOS图像传感器之所以能取代CCD成为主流，核心在于它把“光电转换”和“电荷读出”都做进了每一个像素里，并且用标准CMOS工艺实现了大规模集成。理解CMOS，必须从最小的功能单元——像素开始。一个像素本质上是一个微型光电转换与信号放大电路，它的结构决定了灵敏度、噪声、动态范围和快门方式。本节围绕3T/4T/5T像素、有源像素传感器（APS）、全局快门与卷帘快门、列并行读出四条主线展开。

一、从无源到有源：3T像素的基本结构

最早的CMOS像素是无源像素传感器（PPS），它只有一个光电二极管和一个行选开关，电荷直接送到列总线，读出噪声大、速度慢，已基本淘汰。真正实用的是有源像素传感器（APS），它在像素内部加入晶体管做缓冲放大，使电荷不必长距离传输，噪声和速度都大幅改善。

最经典的APS是3T结构，包含三个NMOS晶体管：

• 复位管RST：将光电二极管（PD）节点复位到参考电压V_DD，为下一次积分做准备；
• 源极跟随器SF：作为缓冲放大器，把PD节点的电压变化“复制”到列总线，避免读出电路直接拉走电荷；
• 行选管SEL：由行选信号控制，决定该像素何时把信号送上列总线。

3T的工作过程是“复位—积分—读出”三步：RST拉高复位PD，随后光照射产生电子，PD电压下降；读出时SEL打开，SF把PD电压送到列线。3T的缺点是没有独立传输门，复位噪声（kTC噪声）无法通过相关双采样（CDS）完全消除，且PD与SF栅极直接相连，暗电流和复位电平漂移会直接影响信号。

二、4T像素：CDS与低噪声的关键

4T像素在3T基础上增加了一个传输门TX，把光电二极管PD与浮空扩散节点FD隔开。PD只负责收集电荷，FD负责把电荷转换成电压。读出时先读一次复位电平，再打开TX把电荷转移到FD，再读一次信号电平，两者相减就是真正的光信号。这就是相关双采样（CDS），它能有效抑制复位噪声和固定模式噪声，是CMOS画质提升的关键一步。

4T像素的典型时序可以简化为：

RST=1  →  FD复位，读复位电平 Vrst
TX=1   →  PD电荷转移到FD，读信号电平 Vsig
输出   =  Vsig - Vrst  （CDS）
SEL=1  →  行选输出到列总线

由于4T结构成熟、噪声低、填充因子高，它成为绝大多数消费级CMOS传感器（手机、相机、安防）的标准像素。4T还可以配合背照式（BSI）和堆栈式工艺，进一步提升量子效率和读出速度。

三、5T像素与全局快门

5T像素在4T基础上再增加一个晶体管，通常用于实现全局快门（Global Shutter）或更灵活的曝光控制。全局快门的核心诉求是：所有像素在同一时刻开始曝光、同一时刻结束曝光，从而消除运动物体的“果冻效应”。

卷帘快门（Rolling Shutter）则是逐行曝光、逐行读出。它成本低、像素结构简单，但拍摄高速运动物体时会产生倾斜、弯曲或部分曝光。全局快门需要在像素内增加存储节点，把曝光结束后的电荷先存起来，再逐行读出，因此像素面积更大、填充因子更低、噪声和暗电流控制更难，成本也更高。

对比项	卷帘快门	全局快门
曝光方式	逐行依次曝光	所有像素同时曝光
运动伪影	有果冻效应	无果冻效应
像素结构	3T/4T为主	5T及以上，带存储节点
填充因子	较高	较低
成本与功耗	低	高
典型场景	手机、监控、一般摄影	工业检测、机器视觉、高速摄影

四、列并行读出：速度与噪声的平衡

CMOS的读出架构决定了帧率和噪声。早期采用串行读出，所有像素共享一个ADC，速度慢。现代传感器普遍采用列并行读出：每一列（或每几列）配备一个独立的ADC和模拟前端，整行像素同时被采样、同时转换，然后并行输出数字结果。

列并行读出的优势非常明显：

• 速度快：一行内所有列同时转换，帧率不再受单一ADC限制；
• 噪声低：每列ADC只负责本列，带宽压力小，CDS更容易实现；
• 功耗可控：列级电路可以按需使能，适合低功耗场景；
• 易于扩展：配合堆栈式工艺，列ADC可以放到像素晶圆下方，进一步缩小芯片面积。

列并行读出的典型流程是：行选→列采样→CDS→列ADC量化→数字输出。对于高分辨率传感器，列ADC的数量可达数千个，这对版图面积、功耗和一致性提出了很高要求，也是CMOS设计中最考验工艺水平的部分之一。

把上述结构串起来看，CMOS的成像链路就是：光子进入PD产生电荷，像素内晶体管完成复位、传输、缓冲和行选，列级电路完成CDS和量化，最后数字输出到ISP。3T/4T/5T的差异，本质上是在“噪声、速度、面积、成本”之间做取舍；全局快门与卷帘快门的选择，则取决于被摄物体是否高速运动；列并行读出则决定了传感器能跑多快、噪声能压多低。理解这四层关系，就掌握了CMOS像素与读出架构的主干。