2. 图像传感器基础

图像传感器的本质,是把“光”变成“电”,再把“电”变成“数字”。理解这条链路,是后续讨论动态范围与暗电流控制的前提。本节从光电转换出发,逐步展开 CCD 与 CMOS 的结构差异、像素电路、曝光与读出机制,并给出常见性能指标,为第 3 章之后的噪声与暗电流分析建立物理直觉。

一、光电转换原理:从光子到电子

当光子进入硅衬底,若其能量大于硅的禁带宽度(约 1.12 eV,对应约 1100 nm 波长),就能激发价带电子跃迁到导带,产生一个电子—空穴对。在像素内部,通常通过 PN 结或 pinned photodiode 形成的耗尽区电场,把光生电子收集到势阱中,空穴则被排走。收集到的电子数 N_e 与入射光子数 N_ph 的关系可近似写为:

N_e = QE × N_ph
QE = 收集电子数 / 入射光子数

其中 QE 是量子效率,受材料吸收系数、抗反射层、微透镜和像素结构影响。电子被收集后,并不会立刻变成数字信号,而是先以电荷形式暂存在势阱中,等待后续转换为电压或电流。这个“电荷—电压—数字”的转换过程,正是 CCD 与 CMOS 分道扬镳的地方。

二、CCD 与 CMOS 结构差异

CCD(Charge-Coupled Device)与 CMOS(Complementary Metal-Oxide-Semiconductor)最核心的区别,在于“电荷在哪里转移、在哪里转换”。CCD 把电荷在像素阵列中逐行逐列“搬运”到芯片边缘的公共输出放大器,再统一转换为电压;CMOS 则在每个像素内部就完成电荷到电压的转换,再通过列总线读出。

  • CCD:电荷转移效率高、噪声低、填充因子大,但需要多相时钟驱动,功耗高,难以集成外围电路。
  • CMOS:像素内集成源极跟随器,支持随机访问、低功耗、高集成度,但像素内晶体管占用面积,早期噪声较大。
  • 工艺差异:CCD 通常需要专用高压工艺;CMOS 可与逻辑电路共工艺,便于做片上 ADC、时序控制和图像处理。

下图用信号链方式对比两者:CCD 是“电荷转移—公共转换”,CMOS 是“像素内转换—列总线读出”。

CCD 与 CMOS 信号链对比 CCD:电荷转移 + 公共输出转换 像素势阱 收集光生电子 垂直/水平转移 多相时钟搬运电荷 浮置扩散节点 电荷→电压 公共输出放大器 统一读出 CMOS:像素内转换 + 列总线读出 光电二极管 收集光生电子 源极跟随器 像素内电荷→电压 列总线 逐行选通读出 列 ADC / 输出 数字化 关键差异:CCD 电荷转移至公共节点转换;CMOS 每像素内完成转换后经列总线读出

三、像素电路:3T 与 4T 结构

CMOS 像素电路常见有 3T 和 4T 两种。3T 像素由复位管、源极跟随器和行选管组成,结构简单,但复位噪声较大,且难以实现真正的相关双采样(CDS)。4T 像素在光电二极管与浮置扩散节点之间增加传输栅(TX),使电荷转移与复位分离,从而支持 CDS,显著降低复位噪声和暗电流中的部分成分。

结构 核心器件 优点 局限
3T 像素 复位管、源随器、行选管 面积小、工艺简单 复位噪声高,CDS 效果有限
4T 像素 传输栅、复位管、源随器、行选管 支持 CDS,噪声低,暗电流可控 时序复杂,像素面积略大
全局快门像素 增加存储节点与遮光结构 无运动畸变 面积大、暗电流路径多

四、曝光与读出机制

曝光决定“收集多少电荷”,读出决定“如何把电荷变成数字”。卷帘快门逐行曝光、逐行读出,成本低但高速运动物体会有倾斜;全局快门所有像素同时曝光,再统一转移,适合机器视觉与高速抓拍。读出过程通常包含复位、曝光、电荷转移、源随器缓冲、列 ADC 量化等步骤。

典型 4T CMOS 读出时序:
1. RST 拉高,复位浮置扩散节点 FD
2. 采样复位电平 V_reset
3. TX 拉高,光电二极管电荷转移至 FD
4. 采样信号电平 V_signal
5. CDS 计算 V_signal - V_reset
6. 列 ADC 量化并输出数字码
CDS(相关双采样)通过“复位电平—信号电平”两次采样相减,可抵消复位噪声和部分低频漂移,是 4T 像素低噪声的关键。

五、常见性能指标

  • 量子效率 QE:入射光子转化为收集电子的比例,决定灵敏度上限。
  • 满阱容量 FWC:像素势阱能容纳的最大电子数,决定动态范围上限。
  • 读出噪声:读出链路引入的等效电子噪声,决定暗端极限。
  • 暗电流:无光条件下热激发产生的电子,随温度升高近似每 8℃ 翻倍。
  • 动态范围 DR:通常用 20log10(FWC / 读出噪声) 估算,单位 dB。
  • 转换增益:FD 节点每电子产生的电压变化,单位 μV/e⁻,影响读出噪声折算。
动态范围 = 满阱容量 ÷ 读出噪声(以电子数计)。要提升动态范围,要么增大 FWC,要么降低读出噪声,要么两者同时优化。

六、案例与误区复盘

假设某 4T CMOS 像素 FWC 为 8000 e⁻,读出噪声为 4 e⁻,则动态范围约为 20log10(8000/4) ≈ 66 dB。若把读出噪声降到 2 e⁻,动态范围可提升到约 72 dB;若同时把 FWC 提升到 16000 e⁻,则可达约 78 dB。这说明动态范围是“上限”和“下限”共同决定的。

常见误区:只关注满阱容量而忽略读出噪声,或只追求低噪声却牺牲 FWC。另一个误区是把“像素尺寸小”直接等同于“动态范围差”——小像素 FWC 确实受限,但通过堆栈式结构、深沟槽隔离和双转换增益,仍可取得较好表现。

理解光电转换、CCD/CMOS 结构差异、像素电路与读出机制,是后续分析暗电流来源、温度依赖和动态范围扩展方案的基础。只有把“电荷从哪里来、到哪里去、在哪里变成数字”这条链路理清,才能在噪声与暗电流控制中做出正确取舍。