2. 海思ISP Pipeline概述
海思ISP（Image Signal Processor）Pipeline是一条完整的图像处理链路，其核心任务是将CMOS Sensor采集的原始RAW数据，经过一系列硬件加速模块处理后，最终输出符合人眼视觉或机器视觉需求的YUV格式图像。理解这条Pipeline的模块划分与数据流，是进行Gamma校正与WDR联动优化的基础。
核心认知： 海思ISP Pipeline是一条“数据流驱动”的硬件流水线，每个模块都有独立的寄存器配置与参数集。调试的本质，就是为这条流水线的每个节点找到最优的“传递函数”。
2.1 海思ISP Pipeline全景图
下图展示了海思ISP从RAW输入到YUV输出的典型模块级联架构。数据流从左至右，依次经过关键处理单元。
调试视角： 在Pipeline中，WDR与Gamma是“前后紧邻”的模块。WDR输出的线性数据经过Gamma校正后，会直接影响最终图像的对比度与亮度分布。因此，两者的参数必须联动优化，否则会出现“过曝区域细节丢失”或“暗部噪声放大”等问题。
2.2 关键模块功能与数据格式
下表总结了海思ISP Pipeline中各核心模块的输入/输出数据格式、主要功能及调试要点。理解这些模块的“数据位宽”与“处理域”是进行参数调优的前提。
| 模块 | 输入格式 | 输出格式 | 核心功能 | 调试关键点 |
|---|---|---|---|---|
| DP | RAW (12/14bit) | RAW (12/14bit) | 检测并替换坏点（静态/动态） | 阈值设置：过高易漏检，过低易误判 |
| BLS | RAW (12/14bit) | RAW (12/14bit) | 减去光学黑电平（OB）值 | OB值需随温度/增益动态调整 |
| LSC | RAW (12/14bit) | RAW (12/14bit) | 补偿镜头中心-边缘亮度差异 | 增益矩阵需与镜头匹配，避免过补偿 |
| WDR | RAW (12/14bit) | RAW (12/14bit) | 多帧/单帧融合，扩展动态范围 | 融合权重与Gamma曲线强相关 |
| Demosaic | RAW (12/14bit) | RGB (14/16bit) | Bayer插值，恢复全彩色信息 | 边缘方向检测，减少伪色 |
| AWB | RGB (14/16bit) | RGB (14/16bit) | 白平衡校正，消除色温偏差 | 色温估计准确性，Gain钳位 |
| Gamma | RGB (14/16bit) | RGB (14/16bit) | 非线性映射，优化亮度感知 | 曲线形状与WDR输出动态范围匹配 |
| CC | RGB (14/16bit) | RGB (14/16bit) | 色彩校正矩阵，还原真实色彩 | 矩阵系数需在特定光源下标定 |
| RGB→YUV | RGB (14/16bit) | YUV (8/10bit) | 色彩空间转换，分离亮度与色度 | 量化精度，避免色度失真 |
2.3 数据流中的“域”与“位宽”变化
在Pipeline中，数据经历了从线性域到非线性域的转换，这是理解Gamma与WDR联动的关键。下图展示了数据位宽与处理域的变化过程。
常见误区： 许多调试者将Gamma与WDR视为独立模块，分别调优。实际上，WDR输出的线性动态范围（如14bit）必须通过Gamma曲线“压缩”到8bit/10bit输出域。如果Gamma曲线在暗部区域过于陡峭，会放大WDR融合后的暗部噪声；如果曲线在亮部区域过于平缓，会导致WDR保留的高光细节被“压平”。因此，Gamma曲线必须根据WDR的融合策略（如帧数、曝光比）进行定制。
2.4 模块间的依赖关系与调试顺序
海思ISP的调试并非线性推进，而是存在前馈依赖与反馈迭代。以下列表总结了模块间的关键依赖关系，以及推荐的调试优先级。
- 第一优先级（基础校正）： DP → BLS → LSC。这些模块校正Sensor与镜头的物理缺陷，必须在其他模块之前完成。如果BLS不准，后续所有模块的黑电平基准都会偏移。
- 第二优先级（动态范围与色彩）： WDR → Demosaic → AWB。WDR决定了输入数据的动态范围上限，Demosaic和AWB依赖正确的线性数据。
- 第三优先级（感知优化与输出）： Gamma → CC → RGB→YUV。Gamma校正必须在WDR之后、色彩校正之前，因为CC矩阵是在非线性域中工作的。
实战建议： 在调试Gamma与WDR联动时，建议先固定WDR参数（如曝光比、融合曲线），然后调整Gamma曲线以匹配WDR的输出特性。待Gamma稳定后，再微调WDR的融合权重，形成“WDR→Gamma→WDR”的迭代闭环。
2.5 硬件加速与实时性约束
海思ISP Pipeline完全由硬件流水线实现，每个模块都有固定的处理时钟周期。下表列出了典型海思平台（如Hi3519A/Hi3559A）的模块处理延迟与资源占用，帮助调试者理解实时性约束。
| 模块 | 典型延迟（行数） | 硬件资源 | 实时性影响 |
|---|---|---|---|
| DP | 2-4 lines | Line Buffer + 比较器 | 低，不影响帧率 |
| BLS | 1 line | 减法器 | 极低 |
| LSC | 4-8 lines | Gain LUT + 乘法器 | 低 |
| WDR | 16-32 lines | 多帧Buffer + 融合引擎 | 高，可能引入1帧延迟 |
| Demosaic | 4-6 lines | 方向检测 + 插值器 | 中 |
| AWB | 1-2 lines | 统计累加器 | 低 |
| Gamma | 1-2 lines | LUT + 插值器 | 极低，但LUT切换需帧同步 |
| CC | 1 line | 3x3矩阵乘法器 | 低 |
| RGB→YUV | 1 line | 矩阵乘法 + 量化器 | 极低 |
调试启示： WDR模块的延迟最高（16-32行），这意味着WDR参数（如融合曲线）的调整不会立即生效，通常需要等待1-2帧才能看到稳定效果。而Gamma校正的LUT切换可以在帧消隐期完成，几乎无延迟。因此，在联动调试时，建议先调整Gamma并观察实时效果，再调整WDR参数并等待帧同步。