2. SRAM vs eDRAM vs MRAM
各位同学，今天我们来聊聊AI芯片里一个绕不开的话题——存储介质的选择。说白了，就是你的数据到底该放在哪种“仓库”里最合适。
我个人习惯把这个问题分成三个维度来看：速度、功耗、面积。这三者就像不可能三角，你永远没法同时做到极致。我在做上一款7nm芯片时，就因为这个选择问题，跟团队吵了整整两周。
SRAM：老牌劲旅，又快又贵
SRAM，静态随机存取存储器。这玩意儿在AI芯片里用得最多，几乎每个加速器都离不开它。
优点很明显：
- 速度极快，延迟通常在1-2ns以内
- 工艺成熟，各大代工厂都有标准单元库
- 不需要刷新，控制逻辑简单
缺点也很致命：
- 面积大，6T结构占地方
- 静态功耗高，漏电问题随着工艺微缩越来越严重
- 容量做不大，片上SRAM一般也就几十MB
我遇到过最头疼的事：某次做BERT推理芯片，想把整个模型参数都塞进片上SRAM。结果一算面积，光SRAM就占了芯片面积的60%以上，功耗预算直接爆表。最后只能砍掉一半，改用HBM做外部存储。
eDRAM：密度之王，但有点娇气
eDRAM，嵌入式动态随机存取存储器。它把DRAM的1T1C结构集成到逻辑工艺里，密度比SRAM高3-4倍。
优势在哪里？
- 面积小，同样容量下比SRAM省一半以上的面积
- 静态功耗低，因为漏电路径少
- 适合做大容量片上缓存，比如几十MB甚至上百MB
但问题也不少：
- 需要刷新，控制逻辑复杂
- 速度比SRAM慢，大概3-5ns
- 工艺集成难度大，不是所有代工厂都支持
- 良率问题，我见过某款芯片因为eDRAM良率太低，直接推迟了半年量产
我曾经在IBM的Power系列芯片上见过eDRAM的经典应用——L3缓存。他们用eDRAM做到了几十MB的片上缓存，这在当时是SRAM完全做不到的。但代价是，你得忍受更复杂的刷新策略和更高的设计风险。
MRAM：未来之星，但还没长大
MRAM，磁阻随机存取存储器。它利用磁性隧道结来存储数据，理论上兼具SRAM的速度和DRAM的密度，还能非易失。
听起来很完美对吧？
- 非易失性，断电不丢数据
- 速度接近SRAM，大概2-5ns
- 密度比SRAM高，接近eDRAM
- 无限次读写，不像Flash有寿命限制
现实却很骨感：
- 写入功耗高，比SRAM高一个数量级
- 写入延迟比读取长，不对称
- 工艺还不够成熟，量产良率是个问题
- 温度稳定性差，高温下数据保持能力下降
注意了！MRAM目前最适合的场景是替代Flash做代码存储，或者做低功耗IoT芯片的缓存。但在高性能AI芯片里，它还没法跟SRAM正面硬刚。我建议各位先观望，等28nm以下的MRAM工艺成熟了再说。
功耗与面积的权衡：没有银弹
咱们来算笔账。假设你需要1MB的片上缓存：
| 指标 | SRAM | eDRAM | MRAM |
|---|---|---|---|
| 面积（相对值） | 1.0x | 0.3x | 0.4x |
| 读取功耗（相对值） | 1.0x | 0.8x | 1.2x |
| 写入功耗（相对值） | 1.0x | 1.1x | 3.5x |
| 静态功耗（相对值） | 1.0x | 0.2x | 0.1x |
| 读取延迟（ns） | 1-2 | 3-5 | 2-5 |
你看，没有哪个选项是全面领先的。SRAM在速度和功耗上占优，但面积太大。eDRAM面积小，但速度慢、控制复杂。MRAM静态功耗极低，但写入功耗高得吓人。
为什么会这样？说白了，每种介质都在跟物理定律做斗争。SRAM的6T结构决定了它面积大，eDRAM的电容漏电决定了它需要刷新，MRAM的磁性翻转决定了它写入功耗高。
实际芯片选型案例
我挑三个有代表性的案例，你们感受一下：
案例一：Google TPU v4
- 选择：纯SRAM方案
- 原因：追求极致性能，不在乎面积
- 结果：32MB片上SRAM，面积占比超过50%
- 我的评价：有钱任性，但确实性能拉满
案例二：IBM Telum处理器
- 选择：SRAM + eDRAM混合方案
- 原因：L1/L2用SRAM保证速度，L3用eDRAM做大容量
- 结果：32MB L3 eDRAM，面积比纯SRAM方案省了60%
- 我的评价：这才是工程智慧，该快的地方快，该大的地方大
案例三：某IoT AI芯片（不便透露名字）
- 选择：SRAM + MRAM混合方案
- 原因：需要低待机功耗，MRAM做代码存储
- 结果：待机功耗降到μW级别，但写入速度慢
- 我的评价：场景选对了，MRAM就是神器
我个人建议：做AI芯片选存储介质时，先问自己三个问题——你的瓶颈是面积还是功耗？你的工作负载是读密集还是写密集？你的工艺节点支持哪些介质？想清楚这些，答案自然就有了。
知识体系总览
下面这张图，是我自己总结的存储介质选型决策流程，你们可以保存下来参考：
嗯，这张图基本概括了我今天想讲的核心逻辑。你们做芯片架构设计时，可以把它贴在工位上，每次做决策前看一眼。
最后分享一个我自己的经验：别迷信任何一种存储介质。我见过太多团队，一开始死磕纯SRAM方案，结果面积爆炸；或者迷信MRAM是未来，结果流片回来性能不达标。记住，工程是妥协的艺术，混合方案往往才是最优解。
好了，今天就聊到这里。下次见面，我们聊聊缓存一致性协议在AI芯片里的那些坑。