GPU与CPU架构对比：并行计算原理、GPU在图形与计算中的角色
核心原理：从“单核极速”到“众核并行”
CPU与GPU的根本差异，源于它们对延迟与吞吐量的不同取舍。CPU由少数几个（通常8~64个）高性能核心构成，每个核心都配备庞大的缓存、复杂的乱序执行逻辑和分支预测器，目标是把单条指令的延迟压到极致。GPU则相反，它由数千个简单核心组成，每个核心的缓存极小、调度逻辑简单，但通过同时运行成千上万条线程来填满所有执行单元，追求的是单位时间内处理的数据总量。
以英伟达Ampere架构的GA102芯片为例，其包含10752个CUDA核心，而同期旗舰CPU（如AMD Threadripper 3990X）仅64个物理核心。这种数量级差异决定了任务分配方式：CPU适合分支复杂、依赖性强、单线程性能敏感的任务；GPU适合数据并行、计算密集、分支简单的任务。
并行计算的核心公式：
总吞吐量 = 核心数 × 单核频率 × 每周期指令数（IPC）
CPU：64核 × 3.5GHz × 4 IPC ≈ 896 GIPS（每秒十亿指令）
GPU：10752核 × 1.7GHz × 1 IPC ≈ 18,278 GIPSGPU的吞吐量是CPU的20倍以上，但单核性能仅为CPU的1/10左右。
方法流程：GPU如何组织大规模并行计算
GPU的并行执行模型建立在三个层级上：线程（Thread）→ 线程块（Block）→ 网格（Grid）。当CUDA内核启动时，硬件将网格中的线程块分配给各个SM（流式多处理器），每个SM再将线程块拆分为Warp（通常32个线程为一组）进行调度。
- 线程分配：GPU以Warp为最小调度单位，一个Warp内的线程在同一时刻执行同一条指令（SIMT模型）。若线程分支发散，则串行执行各分支路径。
- 资源驻留：SM的寄存器文件和共享内存决定了能同时驻留多少线程块。例如，每个SM有65536个寄存器，若每线程使用32个寄存器，则最多驻留2048个线程。
- 延迟隐藏：当某个Warp因访存而等待时，调度器立即切换到另一个就绪的Warp，用计算掩盖访存延迟。
关键参数示例（以RTX 3080 GA102为例）：
SM数量：68
每SM CUDA核心：128
每SM最大线程数：2048
每SM最大线程块数：32
Warp大小：32线程
寄存器文件：每SM 65536×32-bit案例/场景：图形渲染与通用计算的双重角色
GPU最初为图形渲染而生，其渲染管线本质上是高度并行的流水线。以实时渲染一帧1080p画面为例，需要处理约200万个像素，每个像素都要进行纹理采样、光照计算、深度测试等操作，这些操作天然相互独立，适合GPU大规模并行处理。
随着可编程着色器的发展，GPU逐渐演化为通用并行计算设备。英伟达在2006年推出CUDA架构，将GPU的并行能力开放给通用计算。如今，GPU在以下领域扮演关键角色：
| 领域 | 计算特征 | GPU优势 |
|---|---|---|
| 图形渲染 | 像素/顶点级并行 | 固定管线+可编程着色器 |
| 深度学习 | 矩阵乘法、卷积 | Tensor Core加速 |
| 科学计算 | 大规模数值模拟 | 双精度浮点性能 |
| 视频编解码 | 宏块级并行 | 专用硬件编解码器 |
误区/复盘：并行计算的常见误解
误区一：GPU核心数越多，所有程序都快。实际上，若程序存在大量串行依赖或频繁分支跳转，GPU的SIMT模型会导致大量线程空转，性能反而不如CPU。
误区二：CPU和GPU可以完全互相替代。现代异构计算中，CPU负责控制流密集的任务（如操作系统调度、文件I/O），GPU负责数据并行计算，两者通过PCIe总线或NVLink互联，协同工作而非替代。
误区三：忽略数据传输开销。CPU与GPU之间的数据拷贝延迟可达微秒级，若计算量不足以抵消传输开销，使用GPU反而更慢。典型经验法则是：计算密度（每字节数据的算术操作数）需超过10:1才值得使用GPU。
复盘：如何判断任务是否适合GPU加速？
- 数据规模是否足够大（至少上万元素）？
- 计算是否可分解为大量独立子任务？
- 是否存在较少的分支发散？
- 数据是否可复用（减少显存带宽压力）？
若以上条件均满足，GPU加速通常能获得10~100倍性能提升；否则应优先优化CPU算法。
理解CPU与GPU的架构差异，是掌握流处理器阵列底层原理的基础。CPU的强项在于“精耕细作”，GPU的强项在于“人海战术”，而现代计算系统正是通过两者的紧密配合，才得以支撑起从实时游戏到AI训练等各类复杂应用。