课程导入：DMA传输优化在吞吐测试中的重要性
在嵌入式系统、服务器网卡、存储控制器以及AI加速卡的性能验证中，吞吐测试是衡量数据通路是否达标的核心手段。而决定吞吐上限的，往往不是CPU主频，也不是总线理论带宽，而是DMA（Direct Memory Access，直接内存访问）传输效率。当DMA引擎频繁启停、描述符链断裂、缓存一致性维护开销过大时，实测吞吐可能只有理论值的30%～50%。因此，理解并优化DMA传输，是吞吐测试从"能跑通"走向"跑满"的关键一步。
为什么DMA优化直接决定吞吐测试结果
吞吐测试的本质，是让数据在源端→DMA引擎→目标端之间持续流动，并测量单位时间内成功搬运的有效字节数。CPU参与搬运会带来上下文切换和缓存污染，而DMA的价值正是把CPU从数据搬运中解放出来。但DMA并非"配置好就自动满速"，它的实际吞吐受多个因素制约：
- 传输粒度：单次DMA传输长度过小，描述符处理开销占比升高，有效带宽下降。
- 描述符链结构：链式描述符的跳转、对齐和预取策略影响DMA引擎的连续工作能力。
- 缓存一致性：非一致性DMA需要软件执行cache flush/invalidate，若粒度过细会严重拖慢吞吐。
- 总线竞争与仲裁：DMA与CPU、其他主设备争抢总线时，突发长度和优先级配置决定实际占用率。
- 中断与轮询模式：每包中断会引入大量CPU开销，轮询或中断合并可显著提升小包吞吐。
下面这张图展示了吞吐测试中DMA数据通路的典型结构，以及各环节可能成为瓶颈的位置：
学习目标与能力地图
完成本课程后，你应当具备以下能力：
- 定位能力：能通过吞吐曲线、CPU占用率、DMA寄存器计数判断瓶颈位于描述符、缓存、中断还是总线。
- 调优能力：能针对不同场景调整传输粒度、突发长度、描述符链深度、中断合并阈值。
- 改造能力：能编写或修改驱动中的DMA映射、同步、回收逻辑，减少不必要的cache操作。
- 验证能力：能设计对照实验，用iperf、fio、dd、自定义benchmark量化优化前后吞吐差异。
整体课程框架
课程共30章，按"基础→定位→优化→实战→复盘"五段推进。下表给出各阶段的核心内容与产出：
| 阶段 | 章节范围 | 核心内容 | 阶段产出 |
|---|---|---|---|
| 基础认知 | 第1～5章 | DMA原理、描述符、一致性模型、吞吐指标定义 | 能读懂DMA寄存器与描述符结构 |
| 瓶颈定位 | 第6～12章 | 吞吐曲线分析、perf/ftrace、DMA计数、中断统计 | 能输出瓶颈定位报告 |
| 参数优化 | 第13～20章 | 粒度、突发、链深、优先级、中断合并、轮询 | 能完成参数对照实验 |
| 代码改造 | 第21～26章 | 映射API、同步策略、零拷贝、批处理、多通道 | 能改造驱动DMA路径 |
| 实战复盘 | 第27～30章 | 网卡/存储/AI场景综合调优、回归测试、经验沉淀 | 能独立完成吞吐优化项目 |
一个典型场景：从1.2Gbps到9.4Gbps
某千兆网卡吞吐测试中，实测只有1.2Gbps，远低于线速。排查发现：驱动每收到一帧就触发一次中断，DMA描述符长度为256字节，且使用非一致性映射导致每帧都要invalidate cache。优化措施包括：将描述符长度提升到2048字节、启用NAPI轮询、改用一致性DMA映射、增加描述符环深度。最终吞吐提升到9.4Gbps，CPU占用率从78%降到12%。这个案例说明：DMA优化不是单点调参，而是数据通路、中断模型和缓存策略的协同设计。
/proc/interrupts、ethtool -S、perf stat等工具的输出变化。
本章小结
吞吐测试中的DMA优化，核心是让数据搬运尽可能连续、少打断、少同步。你需要建立"通路—瓶颈—参数—验证"的闭环思维。接下来的章节将从DMA基础原理开始，逐步深入到描述符结构、缓存一致性和实测调优，最终让你具备独立完成吞吐优化的能力。