3. NVMe寄存器与队列：Admin Queue与I/O Queue、Doorbell机制、SQ/CQ结构
NVMe最核心的通信机制，就是队列。说白了，主机和SSD之间所有的命令往来，都靠队列这个“管道”。我刚开始调NVMe驱动时，觉得寄存器读读就行了，队列无非就是环形缓冲区。结果第一次做压力测试，队列挂死，整整排查了两天才发现是Doorbell写错了顺序。嗯，队列这东西，看起来简单，坑其实不少。
3.1 寄存器概览——你真正要关心的
NVMe规范定义了一大堆寄存器，但实际驱动里常用就几个：
- CAP（Capabilities）：告诉你最大队列深度、支持的队列数量。我一般先读这个，看看硬件能开多少条队列。
- ASQ/ACQ（Admin Submission Queue / Admin Completion Queue）：存放Admin命令的队列基地址寄存器。
- AQA（Admin Queue Attributes）：Admin队列的大小。
- SQyTDBL / CQyHDBL（Doorbell寄存器）：这就是“敲门”的地方，后面重点讲。
其他如版本号、中断掩码这些，查手册就行。驱动初始化时，先填好ASQ和ACQ，然后写AQA，最后把CC.EN置1，设备就启动了。
3.2 Admin Queue 与 I/O Queue——职责分明
NVMe把队列分成两类：Admin队列和I/O队列。
| 对比项 | Admin Queue | I/O Queue |
|---|---|---|
| 用途 | 管理命令（创建/删除I/O队列、识别设备、设置特征等） | 数据读写命令（读、写、比较、写零等） |
| 数量 | 唯一一对（Submission + Completion） | 最多65535对，由硬件CAP决定 |
| 深度 | 由AQA寄存器配置，典型值32~4096 | 由创建命令指定，典型值64~1024 |
| 初始化时机 | 控制器使能前就必须配好 | 控制器启动后通过Admin命令动态创建 |
为什么需要分开？你想想看，Admin命令用来管理设备，要是和数据读写混在一起，万一I/O队列堵了，连“创建新队列”的Admin命令都发不出去，那就死锁了。我记得有款国产SSD，I/O队列深度开太大，Admin队列又设得太小，结果建队列的请求都卡住——嗯，这是典型的设计缺陷。
3.3 SQ/CQ 结构——一对“双胞胎”环形缓冲区
每个队列都是一组 Submission Queue 和 Completion Queue 配对。主机往SQ里塞命令，设备处理完往CQ里塞完成状态。
关键点：SQ和CQ可以多对一映射。多个SQ可以共享同一个CQ，这也是NVMe的灵活性所在。我见过有些驱动为了省中断，把所有I/O SQ都挂在同一个CQ上，但这样中断处理压力会集中，需要权衡。
下面这张图把SQ、CQ和Doorbell的关系画清楚了：
主机写SQ的Tail Doorbell，表示“有新命令提交了”；设备处理完后，写CQ的Head Doorbell，主机就知道有完成项可以收了。这个交互流程，我在做多队列优化时吃过亏——Doorbell写寄存器是MMIO操作，开销不小，批量提交能有效降低次数。
3.4 Doorbell机制——别小看这扇“门”
Doorbell（门铃）寄存器是主机与NVMe控制器通信的“信号器”。每个SQ和CQ都有一对Doorbell：
- SQyTDBL（Submission Queue Tail Doorbell）：主机写完命令后，更新SQ的尾指针，告诉控制器“有货可提”。
- CQyHDBL（Completion Queue Head Doorbell）：主机处理完CQ中的完成项后，更新CQ的头指针，通知控制器“我已处理完，可以覆盖这块空间了”。
我曾经踩过的坑：在某个项目中，为了省一次MMIO写，我把多条命令一次性写入SQ，然后只写一次Doorbell。听起来没问题吧？但因为我驱动程序里没有保证写操作的顺序（Memory Barrier），设备读到的是旧数据。后来加了 wmb() 才正常。所以记住：写SQ数据后，必须加写屏障，再写Doorbell。
另外，Doorbell的写入顺序不能乱。比如处理CQ时，一定要先读取CQ完成状态，确保所有完成项都处理完了，再写Head Doorbell。否则设备可能会覆盖掉还没读的完成项。
3.5 队列初始化实战要点
驱动初始化Admin队列的步骤，我习惯这样写（伪代码）：
// 1. 分配内存给Admin SQ和CQ（连续物理内存，页对齐）
dma_addr_t asq_phy = dma_alloc_coherent(dev, asq_size, &asq_dma, GFP_KERNEL);
dma_addr_t acq_phy = dma_alloc_coherent(dev, acq_size, &acq_dma, GFP_KERNEL);
// 2. 写ASQ/ACQ寄存器（基地址）
writel(lower_32_bits(asq_dma), ®s->ASQ);
writel(upper_32_bits(asq_dma), ®s->ASQ + 4);
writel(lower_32_bits(acq_dma), ®s->ACQ);
writel(upper_32_bits(acq_dma), ®s->ACQ + 4);
// 3. 写AQA（队列深度）
writel((acq_depth << 16) | asq_depth, ®s->AQA);
// 4. 使能控制器（写CC.EN = 1）
writel(readl(®s->CC) | 0x01, ®s->CC);
// 轮询CSTS.RDY直到就绪
while (!(readl(®s->CSTS) & 0x01))
cpu_relax();
小技巧：Admin队列的深度一般32就够了，毕竟创建完I/O队列后很少再用Admin发大量命令。I/O队列深度可以按应用特点调，比如企业级盘常用256~1024，但驱动要留意内存开销——每条SQ/CQ结构体里包含命令槽和完成槽，都占DMA内存。
初始化好Admin队列后，就可以发送Admin命令来创建I/O队列了。创建I/O队列时，主机需要指定SQ的物理地址、CQ的物理地址、队列深度、中断向量号等。对了，NVMe要求I/O队列的SQ和CQ必须成对出现，但可以多个SQ共享一个CQ（前提是这些SQ的优先级相同）。我确实遇到过有人为了省CQ内存，把几百个SQ挂在一个CQ上，结果中断处理函数里要遍历大量完成项，反而性能下降——嗯，凡事有度。
说到中断，NVMe支持MSI-X，每个CQ都可以绑定独立的中断向量。在驱动里，我会先读MSI-X Table，给每个CQ分配一个向量。但要注意，有些硬件对CQ的中断合并（Interrupt Coalescing）支持不好，反而增加延迟，这时可以关闭聚合功能。