4、热插入事件触发流程：从机械插入到电气连接，PERST#释放时序，LTSSM从Detect状态开始训练的触发条件
PCIe热插拔的链路训练触发并非单一事件，而是一系列物理与电气状态转换的连锁反应。从机械插入到LTSSM进入Detect状态，中间存在明确的时序窗口和条件判断。理解这一流程，是定位“插卡后链路不训练”类故障的基础。
4.1 热插入的物理与电气阶段划分
一个完整的热插入事件，从机械接触到LTSSM开始训练，可拆解为以下四个阶段：
| 阶段 | 动作描述 | 关键信号状态 | 持续时间（典型） |
|---|---|---|---|
| ① 机械接触 | 金手指与插槽端子开始物理接触，电源引脚（V3.3V、V1.8V）优先接通 | PERST# 仍为低电平（有效） | < 1 ms |
| ② 电源稳定 | 端设备本地电源轨（PWRGD）达到稳定阈值 | PERST# 仍为低电平 | 1 – 10 ms |
| ③ PERST# 释放 | 平台逻辑检测到电源稳定后，将 PERST# 从低电平释放为高电平 | PERST# 上升沿 | 10 – 100 ms（平台可配置） |
| ④ LTSSM 启动 | 端设备检测到 PERST# 高电平后，LTSSM 从 Reset 状态退出，进入 Detect 状态 | PERST# = 高，REFCLK 稳定 | < 1 μs（状态切换） |
排查要点： 如果 PERST# 释放后 LTSSM 未进入 Detect，应优先使用示波器测量 PERST# 上升沿与 REFCLK 稳定时序，确认端设备是否满足
T_PERST-CLK 时序要求。
4.2 PERST# 释放时序与 T_PERST-CLK 窗口
PERST# 是 PCIe 热插拔中最关键的复位信号。其释放时序必须满足以下两个条件，端设备才能正确进入训练：
- 电源稳定条件： PERST# 必须在所有电源轨（V3.3V、V1.8V、V0.9V 等）达到工作电压范围之后才能释放。
- REFCLK 稳定条件： PERST# 释放后，端设备必须在
T_PERST-CLK（通常为 100 μs）内检测到稳定的 REFCLK，否则 LTSSM 可能卡在 Reset 或进入 Recovery 状态。
以下 SVG 展示了从机械插入到 LTSSM 启动的完整时序关系：
4.3 LTSSM 从 Detect 状态开始训练的触发条件
LTSSM 从 Reset 状态退出后，进入 Detect 状态需要同时满足以下三个条件：
- PERST# 为高电平： 复位信号释放，端设备退出复位状态。
- REFCLK 稳定且符合频率精度： 参考时钟频率偏差在 ±300 ppm 以内（Gen1/Gen2）或 ±100 ppm（Gen3/Gen4）。
- 接收器检测电路使能： 端设备物理层启动接收器检测（Rx Detect），在 TX 引脚上发送检测脉冲，等待 RX 引脚上的反射或终端响应。
故障排查提示： 如果 PERST# 和 REFCLK 均正常，但 LTSSM 仍卡在 Detect.Quiet 子状态，应使用示波器测量 TX 差分引脚上的检测脉冲。若未检测到脉冲，说明端设备物理层未正确初始化，可能是固件或电源问题。
4.4 热插入触发流程的完整状态机
以下 SVG 展示了从机械插入到 LTSSM Detect 的完整状态转换路径：
4.5 常见时序违规与故障现象
| 违规类型 | 具体表现 | 典型原因 | 排查手段 |
|---|---|---|---|
| T_PERST-CLK 超时 | LTSSM 卡在 Reset 或进入 Recovery | REFCLK 振荡器启动慢、时钟缓冲器延迟 | 示波器测量 PERST# 与 REFCLK 上升沿时间差 |
| PERST# 毛刺 | LTSSM 反复 Reset，链路无法稳定 | 平台 CPLD 逻辑错误、去抖时间不足 | 逻辑分析仪捕获 PERST# 波形，检查毛刺宽度 |
| 电源未稳定即释放 PERST# | 端设备初始化失败，LTSSM 不进入 Detect | 电源监控电路延迟不足、PWRGD 信号过早 | 检查电源轨上升时间与 PERST# 释放点的时序关系 |
| Rx Detect 无响应 | LTSSM 卡在 Detect.Quiet | TX 引脚焊接不良、接收器电路未上电 | 示波器测量 TX 差分引脚上的检测脉冲 |
重要提醒： 在热插拔故障排查中，不要仅依赖软件读取 LTSSM 状态寄存器。硬件时序问题（如 PERST# 毛刺、REFCLK 抖动）可能发生在软件初始化之前，必须使用示波器或逻辑分析仪进行物理层测量。