《硅光波导结构对光谱分析结果的影响》

第4章波导截面结构：矩形波导、脊形波导、条加载波导的结构对比

做硅光芯片设计这些年，我接触过各种各样的波导截面。说实话，选哪种截面结构，往往决定了整个器件的性能天花板。今天咱们就掰开揉碎聊聊三种最常见的截面：矩形波导、脊形波导和条加载波导。你想想看，同样是在SOI衬底上，截面形状一变，模式分布、损耗、工艺容差全都不一样了。

矩形波导，说白了就是把硅芯层刻穿，形成一个四周被低折射率材料（通常是SiO₂或空气）包围的矩形柱。光被死死约束在硅芯里。我最早接触硅光时，用的就是这种结构。它的优点很直接：模式约束强，弯曲半径可以做到很小（5 μm 甚至更小），适合高密度集成。

但凡事都有两面。矩形波导的侧壁非常陡直，干法刻蚀时容易产生侧壁粗糙度，导致散射损耗。我记得有一次做C波段滤波器，矩形波导的损耗比仿真高了3 dB/cm，后来一查，侧壁角度偏了2度，加上刻蚀残留，教训深刻。

            矩形波导关键参数：
            芯层宽度 W：通常 400~500 nm（单模条件）
芯层高度 H：220 nm（标准SOI）
刻蚀深度：完全刻蚀至埋氧层
模式：强约束，TE/TM模式分离明显

        

脊形波导只刻蚀掉一部分硅层，留下一个凸起的脊条，两侧保留一定厚度的平板层。你想想看，这种结构等于给模式多了一个"平板支撑"，模式会稍微往平板区域扩展一些。这样做有什么好处？电极好做啊！调制器、探测器这些有源器件，金属电极可以直接做在平板区上，不用怕模式被金属吸收。

我做过一个马赫-曾德尔调制器，用的就是脊形波导。当时需要推高调制效率，脊宽设计成 500 nm，平板厚度留了 70 nm。仿真时发现，平板太厚会导致模式向平板泄漏，太薄又增加电阻。嗯，这里要提醒一句：平板厚度的优化，一定要结合工艺能力来定。

个人经验：脊形波导的刻蚀深度一般控制在 150~180 nm（对于220 nm顶层硅）。留 40~70 nm 平板层，既能保证电学性能，又不会让模式过度泄漏。我曾经试过留 100 nm 平板，结果模式直接"摊"开了，弯曲损耗飙升。

条加载波导和脊形波导有点像，但思路不同。它是在一个宽平板波导上面，再加一条高折射率的"加载条"。加载条不一定要和芯层同种材料，可以是氮化硅、多晶硅甚至聚合物。说白了，就是通过加载条的尺寸和折射率，来"微调"模式的有效折射率和约束程度。

这种结构在偏振管理和多波长滤波中特别有用。我记得有个项目需要同时传输 O 波段和 C 波段，用条加载波导做模式转换器，加载条宽度渐变，轻松实现了两个波段的模式匹配。要是用矩形波导，得重新设计整个截面尺寸，麻烦得多。

注意：条加载波导的加载条如果太厚或太宽，会激发出高阶模式，导致光谱出现"毛刺"。我曾经在仿真时忽略了这个，结果流片回来测试，光谱上多了好几个莫名其妙的谐振峰……后来把加载条宽度从 600 nm 缩到 400 nm，问题才解决。

对比维度	矩形波导	脊形波导	条加载波导
刻蚀方式	全刻蚀（刻穿）	部分刻蚀（留平板）	平板+加载条（可异质）
模式约束	强（高折射率差）	中（平板泄漏）	可调（加载条调控）
弯曲损耗	低（R≥5 μm）	较高（R≥15 μm）	中等（R≥10 μm）
工艺复杂度	中等（侧壁控制）	较高（刻蚀深度控制）	高（多层对准）
电极集成	困难（需额外工艺）	容易（平板区做电极）	容易（平板区做电极）
典型应用	无源器件、高密度互联	调制器、探测器	偏振分束、多波长滤波

说实话，没有最好的截面结构，只有最合适的。我个人习惯这样判断：

你想想看，如果选错了截面，后面所有优化都是白费力气。我见过有人用矩形波导做调制器，结果电极离波导太近，金属吸收直接把消光比干到 3 dB 以下……后来换成脊形波导，问题迎刃而解。

            一句话总结：矩形波导是"硬约束"，脊形波导是"软约束+电学友好"，条加载波导是"可编程约束"。搞懂这三者的区别，你的硅光设计就成功了一半。
        