2. PCIe物理层基础：Tx/Rx链路结构、差分信号、眼图、抖动与噪声基础

2.1 PCIe物理层概述

PCIe物理层（Physical Layer, PHY）位于协议栈最底层，负责在发送端（Tx）与接收端（Rx）之间实现原始比特流的可靠传输。物理层分为逻辑子层（负责字节拆包/打包、加扰/解扰、编码/解码）和电气子层（负责差分信号的驱动、接收、均衡与时钟恢复）。

2.2 Tx/Rx链路结构

一条完整的PCIe链路由发送器（Tx）、通道（Channel）和接收器（Rx）三部分组成。下图展示了Gen3/Gen4/Gen5典型链路结构：

2.3 差分信号基础

PCIe 所有高速信号均采用差分对（D+ / D-）传输，而非单端信号。差分信号的核心优势：

• 抗共模噪声： 外部噪声同时耦合到 D+ 和 D-，差分接收器只响应两者之差，共模噪声被抵消。
• 电磁辐射低： 差分对中电流方向相反，近场辐射相互抵消，EMI 优于单端。
• 电压摆幅小： PCIe Gen3/Gen4 差分峰峰值摆幅典型值为 800~1200 mVpp-diff，低摆幅降低功耗与串扰。

2.4 眼图基础

眼图（Eye Diagram）是评估高速串行信号质量最直观的工具。通过将大量比特波形叠加在单位间隔（UI）内，形成“眼睛”状图案。眼图关键指标：

• 眼高（Eye Height）： 眼图垂直开口高度，反映噪声裕量。PCIe Gen3 要求 ≥ 25 mV，Gen4/Gen5 要求 ≥ 15 mV。
• 眼宽（Eye Width）： 眼图水平开口宽度，反映抖动裕量。通常要求 ≥ 0.4 UI。
• 眼幅（Eye Amplitude）： 差分信号峰峰值幅度。
• 抖动（Jitter）： 信号边沿偏离理想位置的时域偏差。

2.5 抖动与噪声基础

抖动（Jitter）和噪声（Noise）是限制 PCIe 链路性能的两大物理因素。抖动影响眼宽，噪声影响眼高。

2.5.1 抖动分类

2.5.2 噪声分类

• 随机噪声： 热噪声、散粒噪声、闪烁噪声，服从高斯分布，无法完全消除。
• 确定性噪声： 电源纹波、串扰噪声、反射噪声，与信号码型和通道特性相关。
• 共模噪声： 差分对 D+/D- 上的共模波动，影响接收器共模抑制比（CMRR）。

2.6 抖动与噪声的分离方法

在 PCIe 测试中，常用以下方法分离抖动与噪声分量：

1. 双狄拉克法（Dual-Dirac）： 将总抖动（TJ）分解为随机抖动（RJ）和确定性抖动（DJ），适用于 BER = 1e-12 的外推。
2. 频谱分析法： 通过相位噪声频谱识别周期性抖动（PJ）的频率分量。
3. 码型相关分析法： 对比不同码型（PRBS7、PRBS9、PRBS11）下的抖动，分离 DDJ。
4. 眼图模板测试： 使用 PCIe 规范定义的眼图模板（Eye Mask）快速判断信号是否合格。

2.7 本章小结