PCIe驱动调试：DMA传输异常与链路重训练 - 第2节

2.1 DMA 基本概念与核心原理

直接内存访问（Direct Memory Access, DMA）是一种允许硬件设备直接读写系统内存而无需 CPU 逐字节参与的数据传输技术。在 PCIe 驱动开发中，DMA 是高性能数据传输的基石，几乎所有超过 1 GB/s 的吞吐量场景都依赖 DMA 引擎完成。

2.1.1 DMA 与 PIO 的对比

程序输入输出（Programmed I/O, PIO）是 DMA 出现前最原始的传输方式。下表从多个维度对比两种模式：

2.1.2 DMA 传输的优势

• 解放 CPU：CPU 从逐字节搬运中解放出来，专注于协议处理、中断响应和上层应用。
• 高带宽低延迟：DMA 引擎直接利用 PCIe 总线主控能力，绕过 CPU 缓存一致性协议的开销。
• 支持 Scatter-Gather：DMA 引擎可以处理物理上不连续的内存块，通过描述符链表自动拼接传输。
• 批量传输效率：一次 DMA 请求可传输数 KB 到数 MB 数据，减少总线仲裁次数。
• 降低功耗：CPU 在 DMA 传输期间可进入低功耗状态，整体系统功耗更低。

2.2 DMA 引擎架构

一个完整的 DMA 引擎通常由以下核心模块组成，理解这些模块是调试 DMA 异常的前提：

• 描述符队列（Descriptor Queue）：存放传输任务的环形缓冲区，每个描述符包含源地址、目的地址、传输长度、控制标志和下一个描述符指针。
• DMA 控制器（DMA Controller）：从描述符队列头部取出任务，驱动总线主控逻辑执行传输。
• 地址翻译单元（Address Translation Unit, ATU）：将 CPU 虚拟地址转换为 PCIe 总线地址，处理 IOMMU/SMMU 映射。
• 中断控制器（Interrupt Controller）：传输完成或出错时向 CPU 发送 MSI/MSI-X 中断。
• 状态寄存器组（Status Registers）：记录当前传输进度、错误码、队列深度等调试信息。

2.3 DMA 描述符与传输流程

DMA 描述符是驱动与 DMA 引擎之间的契约。一个典型的硬件描述符结构如下：

struct dma_descriptor {
    uint64_t src_addr;      // 源地址（PCIe 总线地址）
    uint64_t dst_addr;      // 目的地址（PCIe 总线地址）
    uint32_t length;        // 传输字节数
    uint16_t control;       // 控制标志：中断使能、链结束、方向等
    uint16_t status;        // 硬件回写状态：完成/错误
    uint64_t next_ptr;      // 下一个描述符地址（链表模式）
} __attribute__((packed));

2.3.1 典型 DMA 传输步骤

1. 缓冲区准备：驱动调用 dma_alloc_coherent() 或 dma_map_single() 分配 DMA 安全缓冲区，获取物理连续的总线地址。
2. 描述符构建：填充描述符中的源地址、目的地址、长度和控制标志，写入描述符队列。
3. 引擎触发：写 DMA 引擎的门铃寄存器（Doorbell Register），通知硬件有新任务。
4. 硬件自主传输：DMA 控制器从队列头部取出描述符，发起 PCIe Memory Read/Write TLP，逐段完成传输。
5. 完成通知：传输完成后，硬件回写描述符状态位，并发送 MSI/MSI-X 中断。
6. 驱动回收：中断处理函数遍历完成队列，调用 dma_unmap_single() 或通知上层数据已就绪。

2.4 DMA 方向与一致性模型

2.5 Scatter-Gather DMA 原理

Scatter-Gather（SG）是 DMA 引擎支持非连续物理内存的关键技术。驱动将多个物理上不连续的缓冲区组织成描述符链表，DMA 引擎自动遍历链表完成所有传输，无需 CPU 参与拼接。