1. PCIe链路均衡概述
1.1 什么是链路均衡
链路均衡（Link Equalization）是PCIe高速串行总线中用于补偿信号在传输介质上因频率相关损耗而发生畸变的一套自适应系数协商过程。其核心目标是在发送端（Tx）和接收端（Rx）之间建立最优的电气通道，使眼图在接收端达到张开状态，从而保证误码率（BER）低于1E-12。
从物理层角度看，均衡的本质是一个有限冲激响应（FIR）滤波器在发送端进行预加重/去加重，配合接收端的连续时间线性均衡器（CTLE）和判决反馈均衡器（DFE），共同抵消PCB走线、连接器、过孔等互连结构带来的插入损耗、回波损耗和串扰。
关键概念：链路均衡不是一次性固定配置，而是由PCIe链路训练状态机（LTSSM）在Recovery状态中动态完成的握手协商过程。Tx和Rx通过交替发送TS1/TS2训练序列来交换均衡系数，直到双方都认为眼图质量达标。
1.2 为什么需要链路均衡
随着PCIe从Gen3（8 GT/s）演进到Gen5（32 GT/s），数据速率每代翻倍，但物理通道的损耗特性并未同比例改善。高频信号的趋肤效应和介质损耗导致眼图在接收端几乎完全闭合，如果不进行均衡，接收端无法正确采样数据。
- 频率相关损耗：PCB走线的插入损耗随频率升高而急剧增加，32 GT/s的奈奎斯特频率（16 GHz）处的损耗可达20-30 dB甚至更高。
- 符号间干扰（ISI）：前一位数据位的残余能量干扰当前位的判决，高速率下ISI的时域展宽覆盖多个UI（单位间隔）。
- 阻抗不连续：连接器、过孔、AC耦合电容引入的回波损耗造成信号反射，叠加在主信号上形成振铃。
- 串扰：相邻差分对之间的电磁耦合在高速率下成为不可忽略的噪声源。
| PCIe 代际 | 数据速率 | 奈奎斯特频率 | 典型通道损耗预算 | 均衡必要性 |
|---|---|---|---|---|
| Gen1 | 2.5 GT/s | 1.25 GHz | < 6 dB | 低（可选） |
| Gen2 | 5 GT/s | 2.5 GHz | < 10 dB | 中等（Tx去加重） |
| Gen3 | 8 GT/s | 4 GHz | < 16 dB | 必须（Tx FIR + Rx CTLE） |
| Gen4 | 16 GT/s | 8 GHz | < 22 dB | 必须（Tx FIR + Rx CTLE + DFE） |
| Gen5 | 32 GT/s | 16 GHz | < 30 dB | 必须（Tx FIR + Rx CTLE + DFE + 自适应） |
⚠ 调试陷阱：很多工程师误以为Gen3/Gen4的均衡参数可以沿用至Gen5。实际上，Gen5的损耗预算几乎是Gen3的两倍，且DFE抽头数从Gen4的1-2个增加到Gen5的2-4个，系数协商流程也更为复杂。直接复用参数往往导致链路无法训练到L0状态。
1.3 Gen3 / Gen4 / Gen5 均衡的演进与差异
PCIe均衡机制从Gen3开始正式引入，并在Gen4和Gen5中持续增强。下表总结了各代际的核心差异：
| 特性 | Gen3 (8 GT/s) | Gen4 (16 GT/s) | Gen5 (32 GT/s) |
|---|---|---|---|
| Tx FIR 抽头数 | 3 抽头 (C-1, C0, C+1) | 3 抽头 (C-1, C0, C+1) | 3 抽头 (C-1, C0, C+1)，精度提升 |
| Tx Preset 数量 | 8 个预设 (P0-P7) | 11 个预设 (P0-P10) | 11 个预设 (P0-P10)，新增 P8/P9/P10 |
| Rx CTLE | 固定增益，无协商 | 可编程增益，通过寄存器协商 | 可编程增益 + 自适应扫描 |
| Rx DFE | 不支持 | 1-2 个抽头，可选 | 2-4 个抽头，强制要求 |
| 均衡协商阶段 | Phase 1: Tx Preset Phase 2: Tx Coefficient |
Phase 1: Tx Preset Phase 2: Tx Coefficient Phase 3: Rx CTLE |
Phase 1: Tx Preset Phase 2: Tx Coefficient Phase 3: Rx CTLE + DFE |
| 训练序列频率 | TS1/TS2 每 16 UI 翻转 | TS1/TS2 每 16 UI 翻转 | TS1/TS2 每 16 UI 翻转 + EIEOS 间隔缩短 |
| 眼图评估方式 | 接收端内部眼宽/眼高检测 | 接收端内部眼宽/眼高检测 | 接收端内部眼宽/眼高检测 + 自适应引擎 |
1.4 均衡协商的基本流程
无论Gen3/Gen4/Gen5，链路均衡都遵循一个通用的三步协商框架，差异仅在于每个阶段的具体参数和参与方：
- Phase 1 — Tx Preset 选择：接收端通过训练序列中的Preset字段指示发送端使用某个预设系数组合。发送端应用该预设后发送训练序列，接收端评估眼图是否满足阈值。
- Phase 2 — Tx Coefficient 微调：如果Preset无法满足要求，接收端逐个请求调整Tx FIR的C-1、C0、C+1系数（每次调整步长为1/24或1/48，视代际而定），直到眼图达标或达到调整极限。
- Phase 3 — Rx 均衡配置：Gen4/Gen5在此阶段由接收端自行配置CTLE增益和DFE抽头系数（Gen5的DFE系数可通过自适应引擎在L0状态下持续更新）。
💡 调试建议：在实际调试中，建议先固定Tx Preset为P4（Gen3）或P7（Gen4/Gen5）作为起点，然后通过PCIe分析仪抓取训练序列中的Coefficient字段变化，快速定位是Tx均衡不足还是Rx均衡配置不当导致链路训练失败。
1.5 本章小结
- 链路均衡是PCIe高速信号在损耗通道中实现可靠传输的必要机制，通过Tx FIR + Rx CTLE/DFE的联合补偿抵消频率相关损耗和ISI。
- Gen3首次引入正式的均衡协商流程，Gen4增加了Rx CTLE可编程性和DFE支持，Gen5进一步强化了DFE强制要求和自适应能力。
- 均衡参数调试的核心在于理解Preset、Coefficient、CTLE增益、DFE抽头四个维度的相互作用，以及它们在LTSSM训练流程中的协商顺序。
- 从Gen3到Gen5，均衡的复杂度逐代递增，调试工具和方法也需要相应升级——Gen5链路调试必须依赖支持32 GT/s眼图扫描和DFE抽头分析的高带宽示波器或误码仪。