首页
›
高速接口与互连
›
068-PCIe协议状态机
›
《PCIe L2状态唤醒:WAKE信号与边带唤醒机制》
VIP20
本课程属于:068-PCIe协议状态机
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
PCIe L2状态唤醒:WAKE信号与边带唤醒机制
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
PCIe电源管理概述
PCIe链路状态机(L0 · L0s · L1
PCIe
电源管理概述
02
L2状态定义
L2状态(软关断)的进入条件 · 行为特征及与L1状态的差异
L2
状态定义
03
WAKE信号基础
WAKE#信号(边带唤醒信号)的电气… · 功能定义及在PCIe规范中的角色
WAKE
信号基础
04
边带唤醒机制原理
边带唤醒(Sideband Wake… · WAKE#信号如何从设备传递到Roo…
边带唤醒机制原理
Sideband
05
WAKE信号电气规范
WAKE#信号的电压电平 · 驱动能力 · 上拉/下拉电阻要求及AC耦合电容设计
WAKE
信号电气规范
06
WAKE信号拓扑结构
点对点与多设备共享WAKE#线的拓扑… · 以及Open Drain与Push-…
WAKE
信号拓扑结构
07
L2状态进入流程
软件触发(ASPM或PME_Turn…
L2
状态进入流程
08
L2状态下的设备行为
L2状态下设备主电源关闭 · Vaux辅助电源维持WAKE逻辑与P…
L2
状态下的设备行为
09
WAKE信号断言条件
设备产生WAKE#的条件(PME事件 · 热插拔事件 · 系统唤醒事件)
WAKE
信号断言条件
10
WAKE信号去断言机制
WAKE#信号释放(De-asser…
WAKE
信号去断言机制
11
边带唤醒与主电源恢复
WAKE#断言后 · 主电源(Vcc)重新上电的时序与电源…
边带唤醒
主电源恢复
12
L2状态退出流程
从WAKE#断言到链路重新训练(L0…
L2
状态退出流程
13
WAKE信号与PME消息的关系
边带WAKE#如何转换为带内PME_…
WAKE
PME
14
WAKE信号延迟分析
WAKE#传播延迟 · 去抖时间(Debounce)及对系统…
WAKE
信号延迟分析
15
多设备共享WAKE#的仲裁机制
多个设备同时断言WAKE#时的冲突检…
WAKE#
多设备共享
16
WAKE信号与电源管理事件(PME)的协同
PME_Status寄存器与WAKE…
WAKE
PME
17
L2状态下的Vaux电源设计
Vaux电源域的范围 · 电流需求及对WAKE逻辑的供电要求
L2
Vaux
18
WAKE信号与热插拔(Hot-Plug)的交互
热插拔事件如何通过WAKE#触发系统…
WAKE
Hot-Plug
19
边带唤醒与带内唤醒(Beacon)的对比
WAKE#(边带)与Beacon信号…
Beacon
边带唤醒
20
WAKE信号在PCIe Gen1/2/3/4/5/6中的演进
不同代际对WAKE#规范的修改与增强
WAKE
PCIe
21
WAKE信号测试与验证
使用示波器测量WAKE#时序 · 眼图及信号完整性测试方法
WAKE
信号测试
22
WAKE信号故障排查
常见WAKE#失效模式(电平错误 · 时序违规 · 噪声干扰)及调试手段
WAKE
信号故障排查
23
边带唤醒与系统休眠状态(S3/S4/S5)的映射
ACPI状态与PCIe L2状态的对…
S3/S4/S5
边带唤醒
24
WAKE信号与平台级唤醒逻辑
芯片组(PCH)如何接收WAKE#并…
WAKE
信号
25
L2状态下的链路检测
L2状态下链路是否保持电气空闲 · 以及接收器检测(Receiver D…
L2
状态下的链路检测
26
WAKE信号与参考时钟(Refclk)的关系
L2状态下Refclk是否关闭 · WAKE#如何独立于时钟工作
WAKE
Refclk
27
边带唤醒的功耗优化
如何通过WAKE#减少唤醒功耗 · 对比轮询(Polling)方式的优势
边带唤醒的功耗优…
WAKE#
28
WAKE信号在PCIe桥(Bridge)中的处理
上游桥与下游桥对WAKE#的转发与过…
WAKE
PCIe
29
WAKE信号与边带信号(PERST#, CLKREQ#)的交互
WAKE#与复位 · 时钟请求信号的协同设计
WAKE
PERST#
30
PCIe L2唤醒实战案例
基于WAKE#的网卡唤醒(WOL)与…
PCIe
L2
所属VIP或分类
同VIP:L0s与L1状态:PCIe电源管理状态机切换策略
同VIP:L0s状态入口条件:PCIe链路空闲检测与快速退出设计
同VIP:L0状态异常退出:PCIe链路保持与状态恢复机制