VIP20
本课程属于：068-PCIe协议状态机 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

PCIe状态机与电源管理：ASPM L1与L2入口条件

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
PCIe概述
PCIe总线架构 · 拓扑结构 · 分层协议模型（事务层
PCIe总线架构
02
PCIe链路状态机基础
链路状态机（LTSSM）定义 · 状态转换图 · 主要状态（Detect
PCIe链路状态机基础
03
ASPM概念
主动状态电源管理（ASPM）目的 · 与软件电源管理的区别 · ASPM L0s与L1简介
ASPM概念
04
L0状态详解
L0正常工作状态 · 链路宽度与速率 · 电源消耗特征
L0状态详解
05
L0s状态详解
L0s轻量级省电状态 · 入口条件 · 退出延迟
L0s状态详解
06
L1状态概述
L1省电状态定义 · 典型功耗降低 · 入口/出口延迟参数
L1状态概述
07
L1入口条件（硬件触发）
链路空闲超时 · 物理层信号条件（Electrical… · 时钟请求（CLKREQ#）机制
L1入口条件
08
L1入口条件（软件触发）
通过配置空间寄存器（ASPM Con… · 软件写操作触发入口
L1入口条件
09
L1入口条件（协议层触发）
数据链路层空闲 · TLP/DLLP流量停止 · ACK/NAK超时
L1入口条件
10
L1子状态（L1.1与L1.2）
L1子状态定义 · 时钟关闭策略 · Common Clock与Separ…
L1L1.1
11
L1.1入口条件
主参考时钟保持 · PLL锁定 · 电气空闲条件
L1.1入口条件
12
L1.2入口条件
主参考时钟关闭 · PLL关闭 · 更深层次省电
L1.2入口条件
13
L1退出机制
Exit Latency参数 · 电气空闲退出 · 时钟恢复
L1退出机制
14
L2状态概述
L2（辅助电源）状态定义 · 主电源关闭 · Vaux辅助电源供电
L2状态概述
15
L2入口条件（硬件触发）
主电源失效检测 · PME_Turn_Off消息 · 物理层进入Electrical Id…
L2入口条件
16
L2入口条件（软件触发）
通过PMCSR寄存器写PowerSt… · Beacon/WAKE#信号机制
L2入口条件
17
L2入口条件（协议层触发）
PME_Turn_Off完成握手 · 数据链路层进入DL_Down状态 · TLP停止
L2入口条件
18
L2与L3的区别
L2（辅助电源保持）vs L3（主电… · 唤醒能力差异
L2L3
19
L2退出机制
WAKE#信号断言 · Beacon信号（边带） · 主电源恢复
L2退出机制
20
ASPM L1与L2的入口条件对比表
硬件/软件/协议触发条件对比 · 延迟参数 · 功耗节省比例
ASPML1
21
LTSSM状态转换图（L0/L0s/L1/L2）
详细状态机图 · 转换条件 · 超时计数器
LTSSML0/L0s/L1/L2
22
CLKREQ#信号详解
边带时钟请求信号 · 多设备共享机制 · 电气特性
CLKREQ#信号详解
23
PME_Turn_Off消息机制
消息格式 · 发送时序 · 接收端响应
PMETurn
24
WAKE#与Beacon信号
边带唤醒机制 · 差分信令（Beacon） · 单端信令（WAKE#）
WAKE#Beacon
25
ASPM寄存器配置
PCIe配置空间中的ASPM相关寄存… · Device Control Reg… · L1 PM Substates Co…
ASPM寄存器配置
26
L1 PM Substates（L1.1/L1.2）寄存器配置
L1 PM Substates Co… · Common Mode Restor… · L1.2唤醒延迟
L1PM
27
ASPM与系统电源管理（ACPI）协同
ACPI D状态与PCIe电源状态映… · D3hot/D3cold与L2/L3…
ASPMACPI
28
ASPM L1/L2入口条件调试方法
逻辑分析仪抓取LTSSM状态 · PCIe分析仪查看TLP/DLLP · 寄存器读取验证
ASPML1/L2
29
ASPM L1/L2常见问题与优化
入口失败原因分析 · Exit Latency过大导致性能… · 兼容性问题（不同厂商设备）
ASPML1/L2
30
PCIe电源管理未来趋势
PCIe 6.0/7.0低功耗增强 · L0p（部分宽度省电） · 动态链路宽度调整
PCIe电源管理未来趋势