PCIe协议状态机：Hot Reset触发后链路重新训练 - 第1节
1.1 PCIe 总线架构概述
PCI Express（PCIe）作为第三代高性能I/O互连标准，采用点对点串行差分信号传输，替代了传统的并行共享总线架构。其核心设计目标是提供高带宽、低延迟、可扩展的互连方案，广泛应用于服务器、存储、图形加速及嵌入式系统。
1.1.1 拓扑结构
PCIe拓扑采用树形结构，由根复合体（Root Complex）、交换器（Switch）、端点（Endpoint）及桥接器（Bridge）组成。根复合体连接CPU与内存，交换器扩展端口数量，端点实现具体功能（如GPU、NVMe SSD）。
1.2 分层模型
PCIe协议栈采用分层架构，自底向上依次为：物理层（Physical Layer）、数据链路层（Data Link Layer）、事务层（Transaction Layer）。每层封装特定功能，层间通过明确定义的接口交互。
| 层次 | 主要功能 | 核心协议数据单元 |
|---|---|---|
| 事务层 | 生成/解析TLP，管理事务顺序、流量控制、虚拟通道 | 事务层包 (TLP) |
| 数据链路层 | 链路管理、错误检测与重传、ACK/NAK协议、初始化流控 | 数据链路层包 (DLLP) |
| 物理层 | 串行/解串、8b/10b或128b/130b编码、链路训练状态机 (LTSSM) | 物理层包 (PLP)、有序集 (Ordered Set) |
1.2.1 事务层 (Transaction Layer)
事务层位于协议栈最上层，负责处理事务层包（TLP）的组装与解析。TLP包含Header、Data Payload（可选）和ECRC（端到端CRC）。事务层支持四种地址空间：内存空间、I/O空间、配置空间和消息空间。
- 内存读写事务： 最常用的事务类型，支持32位/64位地址。
- 配置读写事务： 用于设备枚举与配置空间访问。
- 消息事务： 用于中断（MSI/MSI-X）、错误报告、电源管理等。
- 流量控制（Flow Control）： 基于信用（Credit）机制，防止接收端缓冲区溢出。
1.2.2 数据链路层 (Data Link Layer)
数据链路层位于事务层与物理层之间，提供可靠的数据传输服务。其核心机制包括：
- ACK/NAK协议： 发送端保留TLP副本，接收端通过DLLP返回确认（ACK）或否定确认（NAK），触发重传。
- LCRC（链路CRC）： 对TLP附加32位CRC，检测链路传输错误。
- 链路管理DLLP： 包括初始化流控、电源管理、链路宽度/频率变更等。
1.2.3 物理层 (Physical Layer)
物理层是协议栈最底层，直接驱动差分信号对。物理层分为逻辑子块和电气子块。逻辑子块负责编码、加扰、有序集生成；电气子块负责差分驱动、接收均衡、时钟恢复。
物理层的核心状态机是链路训练与状态机（LTSSM），它控制链路的初始化、宽度协商、速度协商、电源状态转换以及复位处理。Hot Reset触发后的链路重新训练正是LTSSM的关键行为之一。
1.3 链路训练与状态机 (LTSSM) 简介
LTSSM是物理层的核心状态机，定义了链路从复位/掉电到正常工作的完整状态转换路径。主要状态包括：
| 状态 | 描述 | 触发条件 |
|---|---|---|
| Detect | 检测对端设备是否存在 | 上电复位、Hot Reset退出 |
| Polling | 发送TS1/TS2有序集，协商位宽与速度 | Detect完成后 |
| Configuration | 确定链路宽度、通道编号映射 | Polling协商一致 |
| L0 | 正常工作状态，传输TLP/DLLP | Configuration完成 |
| Recovery | 重新训练，调整位宽/速度/均衡参数 | 错误、Hot Reset、速度变更 |
| Hot Reset | 强制链路复位，触发重新训练 | 上游发送Hot Reset有序集 |
本课程后续章节将深入分析Hot Reset触发后LTSSM如何从L0/Recovery状态回退到Detect，并重新执行链路训练流程，包括位宽协商、速度协商、比特锁定、符号锁定等关键步骤。