3. L1 进入条件：链路空闲条件、ASPM L1 进入机制、软件触发的 L1 进入
PCIe 链路从 L0 进入 L1 低功耗状态，是降低系统静态功耗的关键环节。L1 状态的进入并非单一触发源，而是由硬件检测链路空闲、ASPM 策略协商以及软件主动控制三者共同决定。本章将深入解析这三种进入机制的判定条件、握手流程与设计要点。
3.1 链路空闲条件：L1 进入的物理基础
无论采用何种触发方式，链路进入 L1 的前提是物理层检测到链路处于 电气空闲 状态。电气空闲条件由接收端检测器（Receiver Detection Logic）持续监控，其判定标准如下表所示：
| 检测参数 | 判定条件 | 说明 |
|---|---|---|
| 差分信号幅度 | |Vd+ - Vd-| < 50 mV | 接收端检测到差分电压低于电气空闲阈值 |
| 共模电压稳定 | Vcm 在 0.3V ~ 0.6V 范围内稳定 | 共模电压未出现跳变或毛刺 |
| 持续稳定时间 | ≥ 1 µs（Gen3/Gen4） | 电气空闲状态需保持至少 1 微秒，避免噪声误判 |
| 接收端电气空闲退出检测 | 检测到差分信号幅度 > 175 mV | 退出电气空闲的阈值高于进入阈值，提供迟滞 |
设计要点： 电气空闲检测器必须包含 去抖逻辑（Debounce），防止链路噪声导致状态机在 L0 与 L1 之间频繁振荡。通常采用 1 µs 的固定去抖窗口，或基于链路速率自适应调整。
下图展示了电气空闲检测的物理层状态机片段，其中 ELEC_IDLE 状态是进入 L1 的必经之路：
3.2 ASPM L1 进入机制：硬件自主节能
ASPM（Active State Power Management）是 PCIe 规范定义的硬件自主电源管理机制。当链路满足空闲条件且 ASPM 策略使能时，物理层状态机自动发起 L1 进入流程，无需软件干预。
3.2.1 ASPM L1 进入条件
- 链路空闲超时： 发送端在完成所有待发送 TLP/DLLP 后，启动空闲计数器。当链路连续空闲时间超过
L1_ENTRY_TIMEOUT（通常为 1 µs ~ 10 µs，由L1 PM Substates寄存器配置），触发 ASPM L1 请求。 - 接收端确认： 接收端必须确认无正在处理的流控制更新或重放请求，且接收缓冲区为空。
- 所有 VC 空闲： 所有虚拟通道（VC）的传输队列均为空，无待发送的 Ordered Set。
3.2.2 ASPM L1 进入握手流程
ASPM L1 进入采用 两阶段握手 协议，确保对端设备准备就绪：
- PM_Active_State_Request_L1（PM_Req_L1）： 发起端通过发送 PM_Req_L1 DLLP 通知对端准备进入 L1。
- PM_Request_Ack（PM_Ack）： 对端接收 PM_Req_L1 后，完成本地事务处理，回复 PM_Ack DLLP 确认。
- 电气空闲： 双方在收到 PM_Ack 后，同时将链路置于电气空闲状态，进入 L1。
ASPM L1 进入时序示例（Gen3 x4 链路）：
时间 (ns) 发送端动作 接收端动作
0 发送 PM_Req_L1 DLLP 接收并解析 PM_Req_L1
100 等待 PM_Ack 完成当前事务，清空 VC 缓冲区
200 接收 PM_Ack DLLP 发送 PM_Ack DLLP
250 置链路为电气空闲 置链路为电气空闲
300 进入 L1 状态 进入 L1 状态3.2.3 ASPM L1 与 L1 PM Substates 的协同
ASPM L1 进入后，如果链路支持 L1 PM Substates（L1.1/L1.2），物理层可进一步降低功耗：
| 子状态 | 时钟状态 | PLL 状态 | 功耗降低 | 退出延迟 |
|---|---|---|---|---|
| L1.0 | 关闭 | 保持锁定 | ~50% | ~1 µs |
| L1.1 | 关闭 | 关闭 | ~80% | ~5 µs |
| L1.2 | 关闭 | 关闭 + 主电源关闭 | ~95% | ~100 µs |
下图展示了 ASPM L1 进入的完整握手流程：
3.3 软件触发的 L1 进入：驱动层主动控制
除了硬件自主的 ASPM 机制，系统软件（如设备驱动或 ACPI 固件）可以通过配置寄存器主动请求链路进入 L1。软件触发 L1 通常用于以下场景：
- 设备空闲： 驱动检测到设备无 I/O 操作，主动降低功耗。
- 系统挂起： 操作系统进入 S3/S4 睡眠状态前，将所有 PCIe 链路置于 L1。
- 热插拔： 在槽位断电前，先通过软件将链路置于 L1 以安全断开。
3.3.1 软件触发 L1 的寄存器接口
软件通过配置空间中的 Power Management Control and Status Register（PMCSR） 发起 L1 请求：
| 寄存器字段 | 位域 | 值 | 功能 |
|---|---|---|---|
| PowerState | [1:0] | 00 = D0, 01 = D1, 10 = D2, 11 = D3hot | 设置设备电源状态，D1/D2/D3hot 均触发链路进入 L1 |
| PME_En | [8] | 1 = 使能 | 允许设备在 L1 下通过 PME 消息唤醒系统 |
| No_Soft_Reset | [3] | 1 = 不复位 | 进入 D3hot 时保持配置上下文，加速恢复 |
3.3.2 软件触发 L1 的流程
- 软件写入 PMCSR： 驱动将 PowerState 字段设置为 D1/D2/D3hot，触发链路电源状态转换。
- 硬件自动握手： 物理层检测到软件请求后，自动执行与 ASPM L1 相同的 PM_Req_L1 / PM_Ack 握手流程。
- 链路进入 L1： 握手成功后，链路进入 L1 状态，软件可通过读取 PMCSR 的 PowerState 字段确认状态。
软件触发 L1 的避坑指南：
- 软件写入 PMCSR 后，必须等待至少 10 µs 再访问设备，确保链路完成 L1 进入。
- 如果设备支持 Function Level Reset（FLR），在触发 D3hot 前应先执行 FLR，避免事务丢失。
- 多 Function 设备需所有 Function 都进入 D1/D2/D3hot，链路才会实际进入 L1。
3.4 三种进入机制的对比与协同
ASPM L1 和软件触发 L1 在最终握手流程上一致，但触发源和适用场景不同。下表总结了关键差异：
| 特性 | ASPM L1 | 软件触发 L1 |
|---|---|---|
| 触发源 | 硬件空闲计数器超时 | 软件写 PMCSR 寄存器 |
| 响应延迟 | 1 µs ~ 10 µs（可配置） | 取决于软件调度，通常 > 100 µs |
| 功耗粒度 | 微秒级空闲即进入，节能更精细 | 适用于毫秒级以上的空闲场景 |
| 退出方式 | 硬件检测到事务自动退出 | 软件写 PMCSR 或硬件唤醒事件 |
| 配置要求 | 需在 Device Control 2 寄存器使能 ASPM | 需在 PM Capabilities 寄存器使能 PM |
协同设计建议： 在典型 SoC 中，建议同时使能 ASPM L1 和软件触发 L1。ASPM 负责处理微秒级空闲，软件触发用于系统级电源管理。两者通过物理层状态机仲裁：当软件触发请求与 ASPM 请求同时到达时，优先处理软件请求，因为软件触发通常伴随更严格的电源约束。
下图展示了三种进入机制在状态机中的协同关系：
3.5 本章小结
- L1 进入的物理前提是链路满足 电气空闲条件，包括差分幅度、共模稳定性和持续稳定时间。
- ASPM L1 由硬件空闲计数器自动触发，采用 PM_Req_L1 / PM_Ack 两阶段握手，适用于微秒级空闲场景。
- 软件触发 L1 通过写 PMCSR 寄存器发起，适用于系统级电源管理，握手流程与 ASPM 一致。
- 三种触发源通过 仲裁器 协同工作，确保链路在满足条件时快速进入 L1，同时支持紧急事件优先处理。