第二章：物理层与电气特性
各位同学，大家好。今天我们来聊聊CEC总线的物理层。说实话，很多做软件的朋友容易忽略这一块，觉得不就是一根线嘛，有什么好讲的？但我在实际项目中吃过不少亏，所以想跟大家好好掰扯掰扯。
2.1 单线总线拓扑
CEC总线，说白了就是一根线。所有设备都挂在这根线上，像葡萄串一样。你想想看，电视、机顶盒、音响、蓝光播放器，它们都通过这根线连在一起。
这种拓扑结构有个特点：所有设备共享同一根信号线。没有主从之分，谁想说话，谁就抢总线。嗯，这里要注意，它不像I2C那样有SCL时钟线，CEC只有一根数据线。
关键点：CEC总线是半双工通信，同一时刻只能有一个设备发送数据。其他设备要么听，要么闭嘴。
我在项目中遇到过一个问题：客户说他们的电视有时候收不到机顶盒的关机指令。排查了半天，发现是线缆太长，信号衰减了。CEC总线的最大长度，规范里写的是30米。但说实话，超过10米我就开始担心了。
2.2 电气特性
咱们来看看这根线的电气参数。我习惯把CEC总线想象成一个"弱上拉"的系统。
| 参数 | 数值 | 说明 |
|---|---|---|
| 逻辑高电平 | 2.5V ~ 3.6V | 典型值3.3V |
| 逻辑低电平 | 0V ~ 0.6V | 低于0.6V才算低 |
| 上拉电阻 | 27kΩ ± 5% | 每个设备都要有 |
| 总线电容 | ≤ 500pF | 线越长电容越大 |
为什么是27kΩ？我记得第一次看到这个数值时也很疑惑。后来算了一下：3.3V / 27kΩ ≈ 122μA。这个电流很小，不会造成太大功耗，同时又能保证足够的驱动能力。
我的经验：设计PCB时，CEC线的上拉电阻一定要靠近芯片引脚放置。我曾经因为放远了，导致信号反射，折腾了两天才找到原因。
2.3 总线仲裁机制
仲裁机制，说白了就是"抢麦"。多个设备同时想说话怎么办？CEC的仲裁机制很巧妙，它用的是线与逻辑。
什么叫线与逻辑？就是：谁拉低谁赢。你想想看，如果A设备想发"1"，B设备想发"0"。A把总线拉高，B把总线拉低。结果呢？总线被拉低了，B赢了。
具体流程是这样的：
- 每个设备在发送前，先监听总线是否空闲
- 如果总线空闲超过3.5ms，就可以开始发送
- 发送过程中，每发一个bit，都要回读总线状态
- 如果自己发的是"1"，但读到的是"0"，说明有别人在抢，立即退出
避坑指南：我曾经遇到一个bug，设备在仲裁失败后没有及时释放总线，导致整个CEC网络瘫痪。后来加了超时保护才解决。记住：仲裁失败后，必须在100μs内释放总线。
2.4 知识体系总览
下面这张图，是我自己画的CEC物理层知识结构。你看一眼，心里就有数了。
2.5 实际设计中的注意事项
最后，我给大家总结几条实战经验：
- 上拉电阻别省：每个CEC设备都要有独立的上拉电阻。别想着共用，我试过，信号质量一塌糊涂。
- 注意ESD保护：CEC线是外露的，容易受静电干扰。加个TVS管，成本不高，但能省很多麻烦。
- 线缆选择：HDMI线里的CEC线，质量参差不齐。我建议用屏蔽线，尤其是长距离传输时。
- 调试工具：逻辑分析仪是必备的。抓一下波形，什么问题都看得清清楚楚。
小技巧：调试时可以在CEC线上串一个100Ω电阻，这样即使短路也不会烧芯片。这是我吃过亏后学到的教训。
好了，物理层的内容就讲到这里。记住：CEC总线虽然只有一根线，但里面的门道不少。搞懂了这些基础，后面讲协议帧结构时，你就能理解为什么这么设计了。