3、反射与端接：反射的形成机理、源端端接、并联端接、AC端接、戴维南端接
大家好，我是你们的信号完整性讲师。今天我们来聊聊反射与端接。说实话，反射这个问题，是我在高速设计中最常遇到的“老朋友”。你想想看，明明原理图画得没问题，PCB走线也规规矩矩，可一上示波器，波形就像心电图一样乱跳。嗯，十有八九就是反射在作怪。
3.1 反射的形成机理
反射的本质是什么？说白了，就是信号在传输过程中遇到了“阻抗不连续”的地方。就像你开车在路上，突然路面从柏油路变成了泥巴路，轮胎肯定会“咯噔”一下。信号也一样，当它从50欧姆的走线突然遇到一个100欧姆的接收端，一部分能量就会反弹回来。
反射系数Γ的计算公式很简单：
Γ = (Z_load - Z0) / (Z_load + Z0)其中Z_load是负载阻抗，Z0是传输线特性阻抗。当Γ=0时，没有反射；Γ=1时，全反射；Γ=-1时，反相反射。
我在项目中遇到过最典型的案例：一块DDR3板卡，时钟线走线长度完全匹配，但眼图就是打不开。后来一查，发现接收端的ODT（片上端接）没使能，相当于负载端开路。Γ接近1，反射波叠加到原始信号上，直接把眼图“撑爆”了。
核心要点：反射的根源是阻抗不匹配。只要Z_load ≠ Z0，反射就必然存在。我们的目标不是消灭反射（那不可能），而是把反射幅度控制在噪声容限以内。
3.2 源端端接（串联端接）
源端端接是我个人习惯最先考虑的方案。为什么？因为它简单、省电、不占地方。
原理是这样的：在驱动器的输出端串联一个电阻Rs，使得Rs + R_driver ≈ Z0。这样，信号从源端出发时，看到的阻抗就是匹配的，不会产生初次反射。但信号到达接收端时，由于接收端通常是高阻抗，会产生正反射。这个反射波回到源端，被源端的匹配阻抗吸收掉。
你可能会问：“那接收端不是还会看到反射吗？”没错，但关键在于：接收端看到的是原始信号加上反射波。如果走线长度合适，反射波到达接收端时，原始信号已经稳定了。这就是为什么源端端接要求走线长度不能太长——否则反射波回来得太晚，信号已经采样完了。
实战经验：我曾经在一个FPGA项目中，所有输出都加了33Ω的串联电阻。结果发现有些信号过冲还是很大。后来查FPGA的IBIS模型，发现驱动器的输出阻抗只有7Ω。33+7=40Ω，离50Ω还差一截。换成43Ω后，波形就漂亮了。所以，一定要查驱动器的输出阻抗，别想当然。
源端端接的优缺点：
- 优点：功耗低（只有直流功耗），不需要额外的电源，占PCB面积小
- 缺点：只适用于点对点连接，不适用于多点总线；对走线长度敏感
3.3 并联端接
并联端接，就是在接收端对地（或对电源）接一个电阻，让负载阻抗等于Z0。这样信号到达接收端时，直接就被匹配掉了，不会产生反射。
最常见的并联端接是：在接收端对地接一个50Ω电阻（如果Z0=50Ω）。但这里有个坑——直流功耗。50Ω对地，如果信号高电平是3.3V，那静态电流就是3.3/50=66mA。一个信号就66mA，32位总线就是2.1A！这谁受得了？
注意：并联端接的直流功耗是最大的缺点。我曾经在一个DDR2项目中用了并联端接，结果板子一上电，端接电阻烫得能煎鸡蛋。后来全部换成了戴维南端接，温度才降下来。
并联端接的适用场景：
- 时钟信号（频率高，但数量少）
- 高速点对点链路（如SerDes）
- 接收端内置ODT的DDR系统
3.4 AC端接
AC端接，说白了就是在并联端接的基础上串一个电容。这个电容的作用是“隔直流通交流”。直流分量被电容挡住，不会产生静态功耗；交流分量（也就是信号）则通过电容和电阻被匹配掉。
AC端接的电路结构：在接收端，串联一个电容C，再对地接一个电阻R，且R=Z0。
电容的取值很关键。时间常数τ = R × C，必须远大于信号的比特周期。一般取τ ≥ 10 × T_bit。比如1Gbps的信号，T_bit=1ns，那么τ≥10ns，C≥10ns/50Ω=200pF。实际中我常用0.1μF或0.01μF的电容。
个人建议：AC端接最适合那些有直流偏置要求的接口，比如LVDS、CML等。但要注意，电容会引入额外的寄生参数，高频性能会受影响。我一般只在1Gbps以下的信号中使用AC端接。
3.5 戴维南端接
戴维南端接，也叫分压端接。它用两个电阻R1和R2，一个接到电源VCC，一个接到GND，中间抽头接到接收端。等效阻抗R_eq = R1 || R2，需要等于Z0。同时，分压点电压V_eq = VCC × R2/(R1+R2)，需要等于信号的直流偏置电压。
举个例子：对于3.3V的CMOS信号，直流偏置是1.65V（即VCC/2）。如果Z0=50Ω，那么R1=R2=100Ω。因为100||100=50Ω，分压点电压=3.3×100/(100+100)=1.65V。完美匹配。
戴维南端接的功耗比并联端接小一半。还是刚才的例子，并联端接的静态电流是66mA，而戴维南端接的静态电流是3.3/(100+100)=16.5mA。省了四分之三！
| 端接类型 | 功耗 | 适用场景 | 注意事项 |
|---|---|---|---|
| 源端端接 | 低 | 点对点 | 需查驱动阻抗 |
| 并联端接 | 高 | 时钟、高速链路 | 发热严重 |
| AC端接 | 极低 | 差分信号、有直流偏置 | 电容影响高频 |
| 戴维南端接 | 中等 | 多点总线、CMOS | 需两个电阻 |
3.6 端接方案的选择策略
说了这么多，到底该用哪种？我个人的经验是：
- 先看拓扑结构。点对点？优先源端端接。多点总线？戴维南端接或并联端接。
- 再看功耗预算。板子散热差？避开并联端接。电池供电？源端端接或AC端接。
- 最后看信号速率。超过1Gbps？并联端接或戴维南端接，别用AC端接。
避坑指南：我曾经在一个SDRAM项目中，为了省事，所有地址线都用了源端端接。结果发现，由于SDRAM是多片并联，走线有分支，反射问题根本没解决。后来改成戴维南端接，眼图才合格。记住：源端端接只适用于“干净”的点对点拓扑。
3.7 本章知识体系
下面我用一张SVG图来总结本章的核心逻辑。你可以看到，反射的根源是阻抗不连续，而端接就是解决这个问题的“药方”。四种端接方案各有优劣，选型时要综合考虑拓扑、功耗和速率。
好了，反射与端接的内容就讲到这里。记住一句话：端接不是万能的，但没有端接是万万不能的。下次你在示波器上看到波形过冲、振铃、台阶，别急着怀疑芯片坏了，先检查一下端接做对了没有。