2、USB信号完整性基础：差分信号与阻抗匹配归纳总结
信号完整性是USB合规测试的基石。差分信号和阻抗匹配，这两件事搞不懂，后面跑眼图、测抖动基本上就是撞大运。我做USB测试这些年，见过太多板子因为差分走线不规范或者阻抗没算准，导致返工重做。所以这一章，咱们好好捋一捋。
2.1 为什么USB要用差分信号？
普通单端信号靠电压高低表示0和1。但USB传输速率高，噪声大，单端极易被干扰。差分信号用两根线传互为反向的同一信号，接收端只看两根线的差值。好处很明显：共模噪声被抵消。说白了，就是抗干扰能力强。
我在项目中遇到过客户用示波器测USB D+和D-的波形，单根看全是毛刺，但差分波形却非常干净——这就是共模抑制的威力。嗯，这里要注意，差分对的两根线必须等长、等宽，否则共模噪声抑制效果会大打折扣。
2.2 差分阻抗的概念
差分阻抗是指差分信号在传输过程中感受到的阻抗。它不是单根线阻抗的简单相加。两根线之间有耦合，耦合会改变阻抗。差分阻抗Zdiff ≈ 2 × Z0 × (1 – k)，其中k是耦合系数。记住这个关系，后面调试很有用。
不同USB版本的差分阻抗要求如下表：
| USB 版本 | 信号 | 差分阻抗 (Ω) | 公差 |
|---|---|---|---|
| USB 2.0 | D+/D- | 90 | ±15% |
| USB 3.0 / 3.1 | SSTX / SSRX | 90 | ±10% |
| USB 3.2 Gen2×2 | SSTX / SSRX | 90 | ±10% |
避坑指南：我曾经遇到一款产品，板厂打样回来的差分阻抗跑到105Ω，眼图怎么都打不开。查了半天，原来是线宽比设计值少了1密耳。所以拿到样板后，一定要求板厂提供阻抗测试报告，或者自己用TDR扫一遍。
2.3 阻抗匹配为什么重要？
阻抗不匹配会导致信号反射。反射会叠加在原信号上，造成波形畸变、过冲、下冲，甚至错误触发。反射系数公式长这样：
Γ = (ZL – Z0) / (ZL + Z0)当负载阻抗ZL等于源阻抗Z0时，反射系数为0，信号完美传输。这个道理大家懂，但实际操作中，阻抗不连续点随处可见——连接器、过孔、焊盘、走线换层……我建议在设计阶段就用TDR（时域反射计）测量整条链路的阻抗连续性。我记得有次项目眼图一直不过，最后发现是Type-C连接器下面的参考平面被挖空了一块，导致阻抗跳了10Ω。
2.4 影响差分阻抗的主要因素
- 线宽和线距：线宽增加，阻抗降低；线距增加，阻抗升高。差分对内间距影响耦合系数。
- 介质厚度：信号层到参考平面的距离。介质越厚，阻抗越高；越薄，阻抗越低。
- 介电常数：PCB板材的介电常数越高，信号传播速度越慢，阻抗越低。
- 参考平面：必须连续、完整，不能有缝隙或挖空。否则阻抗突变，反射严重。
- 过孔和焊盘：这些不连续点会引入寄生电容或电感，导致阻抗偏离。差分对的过孔数量最好保持一致。
我的调试习惯：先测阻抗，再看眼图。如果眼图闭合，90%是阻抗问题。用TDR扫一遍，哪里阻抗不对一目了然。别一上来就调均衡、调预加重，那是在掩盖问题。
2.5 差分信号传输与阻抗匹配要点
下面这张图概括了从发射端到接收端的信号路径，以及影响阻抗匹配的关键参数。
关键点：USB合规测试中，差分阻抗必须严格控制在规格范围内。如果公差超过±15%，基本不可能通过信号质量测试。你想想看，反射造成的眼图闭合，再怎么调均衡也无济于事。
2.6 常见问题与调试建议
做USB信号完整性调试，我给大家几个实用的建议：
- 先用TDR扫阻抗：整条链路逐段测量，重点关注连接器、过孔、走线换层处。哪里阻抗突变，哪里就是问题点。
- 检查差分对等长：两根线长度差超过10mil，skew就可能大到影响时序。我用示波器看过，3.1的SS信号只要有5ps的歪斜，眼图就开始恶化。
- 避免跨分割：参考平面不能有槽或裂缝。如果必须换层，要在换层处加地过孔，给回流提供低阻抗路径。
- 关注共模共扼：有时候眼图过不了不是因为差分阻抗，而是共模干扰太大。可以在接收端串一个共模扼流圈，但要确保不影响差分信号。
注意：差分对内部不要换层，不要走直角，不要有过孔数量不一致。我曾经见过差分对一根过孔两个、另一根三个，结果skew跑到30ps，眼图全灭。
2.7 本章小结
差分信号和阻抗匹配，是USB信号完整性的基本功。核心数据就几个：90Ω差分，连续参考平面，走线等长等宽。我建议大家在项目早期就投入TDR验证，别等到测试阶段才后悔。嗯，这一章的关键点都在这了，记住它们，后面的眼图测试、抖动分析才能顺利进行。