第3节 信号完整性故障：反射、振铃、串扰
反射、振铃、串扰，这三个词，干高速PCB的没人不熟。但说句实话，很多工程师碰到时还是抓瞎。我自己的经验是——能把这三个问题理清楚，设计就成功了一半。它们就像三个“小鬼”，你不搭理它，它就给你颜色看。
3.1 反射 —— 阻抗不匹配的“回弹效应”
反射是信号传输的“回弹”。信号在走线上跑，遇见阻抗突变，一部分能量就弹回来，叠加到原信号上。弹得好是过冲，弹得不好是下冲，再厉害点就是持续振荡。
关键公式：反射系数 ρ = (ZL - Z0) / (ZL + Z0)
只要 ρ 不等于 0，反射就存在。理想匹配时 ρ = 0，不反射。
我在项目中遇到过一块DDR3板子，走线阻抗控制50Ω±10%，结果TDR一打，某些线跑到65Ω。信号上去就冲高，然后掉下来，数据眼图完全闭合。排查到最后发现是参考平面跨分割了，回流路径被迫绕道。
典型故障现象
- 过冲：信号幅值超过VCC+0.5V，长时间可能击穿接收端
- 下冲：信号低于GND，导致逻辑误判
- 阶梯波：反射信号使上升沿出现台阶，时序裕量被吃掉
复测诊断步骤
- 准备TDR设备或高速示波器（带宽≥信号频率的3倍）
- 断开接收端匹配电阻，测量末端开路时的反射波形
- 计算实际反射系数，反推阻抗突变点位置
- 用仿真软件（HyperLynx或ADS）做参数扫描，确认最佳端接值
避坑指南： 我曾经遇到一位同事，为了匹配反射，一股脑在线上加了4个33Ω电阻，结果阻抗被拉低到30Ω，反射更严重。端接不是越多越好，串联电阻要靠近驱动端，并联电阻要靠近接收端，位置错了反而添乱。
3.2 振铃 —— 谐振惹的祸
振铃实际上是反射的“加强版”。当反射信号在走线两端来回弹，形成持续衰减的振荡，就是振铃。你想想看，就像山谷里的回声，一下没停又来一下。
振铃最容易出现在长走线、走线末端悬空、或者接近四分之一波长的谐振长度。我记得有一次调试SDRAM时钟，示波器触发一看，上升沿后面跟着好几圈“小蜜蜂”，嗡嗡响。系统不定时死机，排查两天才发现是时钟线匹配不当。
振铃的量化判断
| 参数 | 经验判据 | 说明 |
|---|---|---|
| 过冲幅度 | > 信号摆幅的 15% | 需加阻尼 |
| 振荡周期 | 等于 2× 传输延迟 | 来回反射一次 |
| 衰减时间 | 大于信号周期的 20% | 影响下一比特 |
常用抑制方法
- 串接阻尼电阻（一般10~33Ω，靠近驱动端）
- 末端并联RC网络（R与Z0接近，C≈2~5pF）
- 降低驱动能力：选择缓变型输出的驱动器，减少边沿陡峭度
小技巧： 仿真时把走线分成10段以上，加上实际PCB的介电常数和损耗。很多振铃在理想无耗模型下看不出来，加上损耗就显现了。我们在HyperLynx里做0.5Gbps DDR仿真，必须勾选“Dielectric Loss”，否则实测对不上。
3.3 串扰 —— 相邻走线的“窃听”
串扰说白了就是一根线上的信号，通过互容和互感耦合到旁边的线上。你想想看，两对线离得近，一方的电压变化对另一方形成干扰。串扰分为近端串扰和远端串扰，危害各有不同。
我在做一个12层服务器背板时，近端串扰一度超过-30dB，导致多通道同时读数据时出错。用频谱仪一测，耦合部分正好落在工作频点。最后只能把间距从3W拉到5W，中间加了一层地铜隔离才解决。
串扰分类与特点
| 类型 | 耦合机理 | 影响范围 | 典型抑制 |
|---|---|---|---|
| 近端串扰 (NEXT) | 电容 + 电感耦合 | 攻击线上升沿/下降沿期间 | 加大间距、降低平行长度 |
| 远端串扰 (FEXT) | 电容耦合为主 | 攻击线信号到达接收端时 | 使用屏蔽线、差分对紧耦合 |
| 差模串扰 | 非对称耦合 | 同时影响正负端 | 保持差分对等长等距 |
串扰复测操作流程
- 固定攻击线：注入1MHz~500MHz正弦波或伪随机码
- 测量受害线远端波形，记录噪声幅值
- 改变走线间距（3W、4W、5W），取得串扰曲线
- 仿真对比：用2D场求解器提取耦合参数
- 确认最差工况，按行业标准（串扰≤ -40dB 或 噪声幅度< 10% 信号摆幅）判定
经验数据： 对于微带走线，间距 ≥ 3倍线宽时，串扰通常压制在-30dB以下；≥5倍线宽约-40dB。差分对内部间距可以小，但差分对之间必须拉开。我建议在布线约束里直接写死“5W+10mil”的最小间距，省得检查时返工。
3.4 三大故障的协同诊断与规避策略
实际板子上反射、振铃、串扰往往同时出现。比如一个长走线，既因为阻抗不匹配产生反射，又因为靠近时钟线引入串扰，反射和串扰叠加后波形更难看。这时候，不能只盯着一个参数调。
我自己的排查顺序：先修反射，再管串扰，最后看振铃。反射是根本，走线阻抗不对，后面怎么调端接都费劲。串扰受布局影响大，需要综合调整间距和层叠。振铃更多的是匹配和驱动强度的平衡。
重要提醒： 仿真模型再准也要实测兜底。千万别完全相信仿真结果——我遇到过一例，仿真显示串扰 -45dB，实际板子只有 -33dB。一查发现仿真时没加邻近过孔的寄生效应。所以故障复测时，务必对比至少5个关键节点的实测和仿真波形，差异过大就回头检查模型。
3.5 案例回顾：DDR3 地址线振铃修复
某项目DDR3在250MHz下频繁出现写错误，示波器抓取地址线波形，过冲达VCC+0.8V，振铃持续约1.5ns。分析过程如下：
- 走线长度7.5cm，微带线，特性阻抗52Ω（目标50Ω）
- 驱动器是标准输出，无端接电阻
- 实测反射系数 ρ ≈ 0.2，来回时间约1.2ns
我建议在靠近驱动端串接22Ω电阻，并将接收端内部49.9Ω上拉调整至47Ω。修改后过冲降低至0.3V以下，振铃在0.5ns内消失，系统稳定运行。嗯，很多振铃问题加个电阻就好，关键是计算正确数值。
复测清单：
- √ TDR扫描 6条关键地址线（阻抗偏差< 5%）
- √ 示波器触发源选DQS，测量DQ/DM眼图
- √ 串扰测试：攻击线加时钟，受害线测噪声峰峰值
- √ 温度循环：从0℃~85℃，看端接电阻精度对反射的影响
反射、振铃、串扰在高速设计中就像三兄弟，各有个性，但都指向同一个核心——阻抗控制和信号回流。掌握了这三者的机理和复测手段，你再看SI问题，心里就有底了。