2. 反射与振铃

做信号完整性这么多年，反射和振铃这俩老朋友，始终是我的必修课。

很多硬件工程师刚开始接触高速设计时，总觉得这是玄学。我自己也不止一次栽在它们手上。有一次调试一个DDR3的板子，系统在常温下跑得稳稳的，一进高温箱就开始报错。折腾了两天，最后发现是地址线上的一根分支太长，反射回来的能量正好把下一拍的信号给冲翻了。

这章我们就来聊聊反射和振铃的本质。说白了，它不是什么高深莫测的东西，就是信号在传输路径上碰到了“不对劲”的地方，然后弹了回来。

2.1 反射的成因

信号在传输线上跑的时候，它看到的阻抗是固定的。这个阻抗我们称为特性阻抗Z0。当信号跑到末端，或者碰到任何阻抗变化的地方——比如分支、过孔、连接器——它就会觉得不对劲。

为什么会反射？我习惯用一个比方来理解：

• 信号在均匀的传输线上跑，就像水在平滑的管道里流，很顺畅。
• 一旦管道突然变宽或变窄，水的流动就会受到阻碍，一部分水会反弹回来。
• 信号也是一样，当它碰到阻抗突变点，一部分能量会继续往前传，另一部分就会被反射回来。

反射回来的信号会叠加在原信号上，把波形的形状搞坏，这就引发了过冲、下冲和振铃。

2.2 反射系数

反射回来的能量到底有多少？有个简单的参数可以算：反射系数Γ。

终端情况	阻抗关系	反射系数 Γ	反射结果
匹配	Z_load = Z0	0	无反射
开路	Z_load = ∞	+1	全反射，电压加倍
短路	Z_load = 0	-1	全反射，反相抵消
欠匹配	Z_load > Z0	0 ~ +1	部分反射，正极性
过匹配	Z_load < Z0	-1 ~ 0	部分反射，负极性

公式很简单：Γ = (Z_load - Z0) / (Z_load + Z0)。

我在项目中见过很多工程师把反射系数算得很准，但实际板子走线的时候却忽略了参考平面的完整性，结果阻抗连续性还是没保证。嗯，理论是理论，实际做板子的时候，很多细节会拖后腿。

2.3 过冲、下冲与振铃

反射回来的信号跟原来的信号叠加，就会产生三种典型的失真：

1. 过冲：信号超过正常的VOH或VOL，容易损坏接收端的输入级。
2. 下冲：信号低于正常的VOL，可能引起假触发。
3. 振铃：信号在高低电平之间来回跳动，多次反射形成。

振铃最麻烦。你想想看，一次反射回来的能量还没衰减完，又碰到另一个不连续点，再次弹回来。一来二去，波形就像拨动琴弦一样抖个不停。

我从来不会觉得振铃只是小问题。某次在做汽车电子项目时，一个CAN收发器的DLC引脚就因为振铃导致误判，系统在颠簸路段掉线了。最后加上一个简单的RC端接，问题才解决。

2.4 常见反射场景

在实际工程中，反射不一定非要是大的连接器或过孔。我举几个我踩过的坑：

• 走线分支（Stub）：一条线从主干上分出去很短的一截，末端什么都不接。这个Stub就像一个小口袋，信号一部分会钻进去然后弹回来。
• 回流过孔（Via）：换层的时候，参考平面切断了，回流路径被迫绕行。这个绕行会产生额外的电感和阻抗不连续。
• 线宽变化（Necking）：为了避开某个器件引脚，局部走线变细了。阻抗瞬间升高，反射就来了。
• 连接器/插座：机械结构导致的阻抗突变，通常在接口处最明显。

我个人习惯在板子布局阶段就走一遍仿真，尤其是高速信号线。把每一个可能的反射点标出来，提前处理，比后期改版省工时得多。

2.5 故障注入验证

讲到这里，你可能会问：“我设计的时候明明考虑了阻抗匹配，怎么还是反射了？”

这就是为什么要做故障注入验证。我们会在板上人为地制造一些阻抗失配，比如：

• 在信号线上串联一颗额外的电阻（模拟过匹配）。
• 在末端并一个小电容（模拟容性负载）。
• 用一个短的Stub接入点（模拟分支过长）。

然后用示波器抓取波形，观察过冲和振铃的程度。我通常的做法是：先跑一次无故障的基线波形，记录下眼图的参数；然后逐步增加故障的严重程度，看系统什么时候开始出问题。

这套方法的好处是很直观。你不需要复杂的仿真软件，只要手边有烙铁和示波器就行。但要注意，故障注入时的操作要规范，曾经有个实习生用飞线接得很长，结果引入了新的寄生参数，反而把原本正常的部分也搞坏了。

2.6 优化思路

解决反射和振铃，核心思路就是做阻抗匹配。说白了，让信号走到终端时，看到的是跟自己特性阻抗一样的东西，就不会弹回来。

常用的方法有：

• 串联端接：在信号源端串一个小电阻（通常10~50Ω），把输出阻抗抬高到跟线匹配。
• 并联端接：在接收端并一个电阻到GND或VCC，把输入阻抗降低到跟线匹配。
• RC端接：在接收端并一个电阻串电容的组合，既吸收反射又省功耗。

我个人的习惯是，先根据板子的实际拓扑去选端接方式。如果是点对点，串联端接最省事；如果是多点总线，并联或RC端接更可靠。

反射和振铃这关过不了，高速设计就是空中楼阁。我见过太多工程师在这个环节吃了亏，却不知道问题出在哪。

记住一个原则：凡是走线长度超过信号上升沿对应的电长度（通常用1/6走线延迟来判断），就必须要做阻抗控制和端接。