USB高速接口Compliance Test实战 - 第2节

### USB 2.0 与 USB 3.x 物理层差异 做 USB 测试这些年，我最大的感触是：**别把 2.0 和 3.x 当一回事**。 很多工程师觉得，不就是速度翻倍嘛，线序变复杂了点。真上手测才发现，两个时代的物理层设计思路完全不一样。今天咱们就好好掰扯掰扯，把这些差异一次讲透。 先从最直观的层面看： #### 1. 电气信号标准 USB 2.0 用的是差分信号，一对数据线（D+ / D-）搞定收发。协议层上它是 **半双工** 的——同一时刻只能一个方向传输。这也是为什么 USB 2.0 设备经常出现“等总线”的状况。 USB 3.x 物理层直接翻了个天。它引入了 **两组独立的差分对**： SSTX+ / SSTX- 负责发送， SSRX+ / SSRX- 负责接收。收发路径完全分离，实现 **全双工** 通信。

对比项	USB 2.0	USB 3.x
传输方式	半双工	全双工
信号线对数	1 对差分线 (D+/D-)	2 对差分线 (SSTX+, SSRX+)
信号电平范围	0 ~ 3.3V 摆动	0.8 ~ 1.2V 摆动
终端匹配	45Ω ~ 65Ω 内置	100Ω 差分，精确外置
驱动能力	较强，可驱动较长线缆	较弱，对信号完整性敏感

要注意的是，USB 3.x 的单端信号摆幅大大降低。我记得第一次拿到 USB 3.0 样机测眼图，**信号振幅只有 1V 左右**，比 2.0 的 3.3V 低了不少。当时实验室的设备还不太习惯这个量级，差点以为信号有问题。 #### 2. 编码与时钟机制 这是最容易出坑的地方。 USB 2.0 采用 **NRZI 编码（不归零反转码）** 加 **位填充**。说白了，数据 0 就翻转电平，数据 1 就保持。为了防止连续 1 导致时钟失锁，每出现 6 个连续的 1 就硬塞一个 0。这套机制很成熟，但效率不太高。 USB 3.x 则全面升级为 **8b/10b 编码**。每条数据会先被拆成 8 位，编码器内部将它映射成 10 位码字。这多出来的 2 位，主要解决两个问题：**DC 平衡**（保证信号平均值接近 0）和 **嵌入时钟**（接收端可以直接从跳变提取同步时钟）。 我个人习惯把这件事理解为：**USB 2.0 的时钟是显式传的（通过位填充暗示），USB 3.0 的时钟是隐式“藏”在编码里的。** 乍一听好像复杂，但实测下来，8b/10b 的抖动容限比 NRZI 好很多。 #### 3. 线缆与连接器结构 回到物理接口，差异也很明显。 USB 2.0 标准的 Type-A 只有 4 个引脚：VBUS、D-、D+、GND。而 USB 3.0 Type-A 向后兼容又加了 5 个引脚，一共 9 脚。 多出来的那些全是为高速信号服务——额外的 2 对差分线加 1 个地。 信号的完整性问题也与此相关。USB 3.x 对阻抗连续性和串扰极其敏感。差 5Ω 匹配误差就可能让眼图闭合。而 USB 2.0 容忍度高得多，**毕竟摆幅大、速率低**。 #### 4. 链路层与供电管理差异 物理层下面还有一层深层差别：电源管理和链路状态。 USB 2.0 的电源管理比较简单——设备闲置时进入挂起（Suspend），主机定期发送 SOF 包唤醒。切换时间在毫秒量级，不算太智能。 USB 3.x 引入了 **U0 / U1 / U2 / U3** 四层状态机： - **U0**：正常传输 - **U1**：快速空闲，链路关闭部分逻辑，恢复时间微秒级 - **U2**：深度空闲，关更多电路，恢复时间长一些 - **U3**：休眠（相当于 Suspend） 这套机制让 USB 3.x 在保持高性能的同时，能大幅降低空闲功耗。但副作用也很明显：状态转换时序如果违规，设备可能无法正常从 U1/U2 唤醒。 我有个客户，项目原本按 USB 2.0 设计的，后来要升级到 USB 3.0，供电完全没考虑 U2/U3 状态机，结果系统唤醒异常。折腾了两周才发现是 **电源管理协议违规**，硬件上改了电容配置才搞定。 #### 5. 知识结构总览 下面这张图总结了我们刚才讲的核心差异： #### 6. 为什么这些差异决定了测试方法 你可能要问了：知道这些差异，跟实际测试有什么关系？ 关系太大了。 USB 2.0 的测试重点在 **信号质量**——眼图模板是否合格，信号上升/下降时间是否达标，抖动在不在范围内。因为它的半双工特性，不必考虑收发同时串扰问题。 USB 3.x 的测试除了眼图，还必须验证 **接收端容忍度**。你想想看，发送和接收同时进行，串扰会严重恶化接收信号。所以 USB 3.x 规范强制要求做 **抖动容限测试（Jitter Tolerance Test）** 和 **接收端眼图模板测试（Receive Electrical Test）**。 我陪过不少团队做这块测试。大家往往把大部分精力花在发射端眼图上，对接收端重视不够。结果设计验证时眼图漂亮，集成到系统里就老是断连。后来定位发现，其实是接收端的 CDR（时钟数据恢复）的 PLL 带宽不合适，对抖动太敏感。嗯，接收端才是 3.x 的精髓。 #### 7. 把差异用在日常调试中 明白这些差异，对日常调试帮助很大。简单举几个实用场景： - **枚举失败**：USB 2.0 先查 D+/D- 极性、终端电阻。USB 3.x 要查 SSTX/SSRX 差分对是否反接，以及终端匹配是否准确。 - **数据丢包或断流**：USB 2.0 看信号幅度和抖动；USB 3.x 要查全双工模式下的串扰和接收端 CDR 表现。 - **无法挂起或唤醒**：USB 2.0 看 SOF 包和 Suspend 信号；USB 3.x 看 U1/U2/U3 状态转换时序，尤其是 LFPS（低频率周期性信号）的脉冲宽度是否符合规范。 到现在我还记得，**有一次调试 USB 3.0 硬盘盒断流。眼图看起来也没问题。后来抓信号发现，D+/D- 和 SSTX+/SSTX- 在 PCB 上走得太近，高频串扰让接收端超过了裕量**。之后调整了走线间距，问题就解了。所以这些差异不只是理论，是能直接帮你省时间的利器。