TDR 校准的重要性
做 TDR 这件事，我个人最大的体会是：设备买回来只是第一步，真正的功夫全在校准上。你想想看，一根电缆、一个连接器、甚至探针压下去的力道，都会让看到的波形“说谎”。校准就是为了把那些“谎话”滤掉，让示波器只讲真话。
我记得早年间做一块 10 Gbps 的背板，仿真跑得好好的，一上 TDR 测出来全是毛刺。当时我以为是板子设计问题，折腾了两周。后来老同事看了我一眼：“你校了吗？”——嗯，从那以后，我每次连好探头第一件事就是做校准。哪怕环境没变，也跑一遍，图个心安。
校准的目的
TDR 校准到底解决什么问题？说白了就三条：
- 消除系统固有偏移： 仪器内部的电缆、放大器、ADC 通道都有自己的时延和幅度误差。校准就是把这些“系统误差”抹掉，让测量起点真正归零。
- 补偿外接附件的影响： 测试电缆、转接头、探针都会引入额外的损耗和反射。校准相当于给这些附件做了“减法”，只剩下 DUT 本身的响应。
- 建立参考平面： 校准后我们能确定“从哪里开始算时间”、“哪个幅度才是真正的 0 %”。没有这个参考平面，你测出的 DeSkew 值就是空中楼阁。
一个小习惯： 我一般在连接 DUT 之前，先把校准件的参数记下来。比如 open/short/load 的等效电长度，这些信息后面做 DeSkew 时非常有用。
误差的主要来源
误差不是凭空冒出来的，它们藏在路径的每一个环节里。我遇到过最头疼的是下面这几类：
| 误差类型 | 典型来源 | 对测量的影响 |
|---|---|---|
| 电缆相位漂移 | 温度变化、电缆弯曲 | 时延偏差可达 10~20 ps |
| 连接器不匹配 | SMA / SMP 端面磨损、对位偏差 | 引入额外反射，阻抗测量失真 |
| 校准件误差 | 校准件的开路/短路/负载参数不准 | 整体测量基准偏移 |
| 采样抖动 | 时钟抖动、触发噪声 | 波形模糊，上升时间被展宽 |
| 探头负载效应 | 探头输入电容 | 高频分量衰减，信号边缘变缓 |
这里我想特别提一下温度漂移。有一次我在恒温实验室做完校准，然后抱着板子跑到隔壁普通测试间接着测，结果 DeSkew 值差了 5 ps。一开始怎么都找不到原因，后来才意识到是温度变化让电缆延迟变了。从那以后，我都在同一个温度环境下做校准和测量，至少等半小时让设备热稳定。
未校准的后果
跳过校准省了几分钟，后面可能要花几天来排查问题。我总结了几种最常见的“惨案”：
- 阻抗测量偏大或偏小： 未校准时，系统反射叠加在 DUT 波形上，测出的 50 Ω 可能变成 47 Ω 或 53 Ω。对于 100 Ω 差分线，这种误差会直接导致阻抗设计验证失败。
- Timing DeSkew 完全不准： 两条通道的固有延迟差可能远大于 DUT 内部的 skew。不校准的话，你测出的 DeSkew 值其实是“系统误差 + DUT 误差”，根本无法用于时序补偿。
- 误判良率： 我在一个项目里遇到过，一批板子用未校准的 TDR 测出来全不合格，差点报废。后来校准后重测，全部通过。想想看，如果当时直接投了，该多冤枉。
- 仿真模型校准失败： 建立 IBIS / S-parameter 模型时，未校准的测量数据会让模型参数完全跑偏。后续仿真结果自然不可信。
踩过的坑： 我曾经直接拿一根未校准的长电缆去测一条 5 cm 微带线的阻抗。波形上看到一个很大的负尖峰，我以为板子有短路，折腾了一天。后来校准完再看，那个尖峰是电缆与连接器之间的反射，跟 DUT 一点关系都没有。
校准 vs. 未校准：一张图看清
直觉上大家都懂校准重要，但到底差多少？下面这张图把核心逻辑画了出来：
一句话总结：校准不是“可选项”，而是“必须项”。尤其在高速链路设计（> 5 Gbps）中，不校准等于盲测。我建议每一位做 TDR 的工程师，都把校准步骤写进 SOP，每次测量前按流程走一遍，最多多花 3~5 分钟，却能省下数小时的排查时间。