寄生参数基础：电阻、电容、电感的寄生效应

这一章我们聊聊基础——寄生参数。说白了，就是那些你不想看到但又真实存在的。

刚开始接触PCB测试那会儿，我总觉得原理图仿真跑通了，板子应该没问题。直到我第一次遇到高频信号眼图闭合，查了三天，最后发现就是过孔的一点点寄生电容惹的祸。从那以后，我对“寄生”这两个字就特别敏感。

寄生电阻：不只是导线那么简单

很多人以为PCB上的走线就是理想导线，电阻为零。你想想看，要是真这样，那我们ATE测试机台上那些精密电阻测量就没意义了。

PCB走线的寄生电阻主要来自两个方面：直流电阻和交流电阻。直流电阻好理解，就是材料本身的体电阻，跟长度成正比，跟截面积成反比。但高频下，交流电阻会更麻烦。

我在项目中遇到过一款高速ADC的评估板，供电走线设计得很细。低频测试没问题，但一跑到200MHz采样率，电源纹波突然变大。后来用网络分析仪一测，供电回路的寄生电阻在高频下比DC时大了将近3倍。这就是趋肤效应的典型表现。

寄生电容：无处不在的“无形电容”

PCB上的寄生电容，说白了就是两段靠近的导体之间存在的电容效应。你可能觉得两根平行走线离得够远就没问题了，但实际并非如此。

寄生电容的来源主要有三个：

• 层间电容： 两层铜皮之间形成的平板电容，跟介质厚度和介电常数有关
• 耦合电容： 同一层相邻走线之间的边缘电容
• 过孔电容： 过孔与参考层之间形成的寄生电容

举个例子，一颗常见的0402电容焊盘，对地寄生电容大约在0.2pF到0.5pF之间。这个值在低频时可以忽略，但到了GHz级别，等效阻抗就变得很小，甚至会影响信号匹配。

我记得有一回做DDR4的时序测试，示波器测出来的边沿斜率总跟仿真对不上。后来发现是示波器探头的接地弹簧引入了几皮法的寄生电容，加上测试点本身的电容负载，上升时间从35ps变成了60ps。换上最短的接地针，问题才解决。

寄生电容的估算公式

虽然我们做测试的不用天天手算这些，但基本的估算能力得有。平行走线的寄生电容可以近似为：

C ≈ ε0 * εr * (L * W) / d

其中ε0是真空介电常数，εr是板材相对介电常数，L和W是走线长度和宽度，d是介质厚度。实际板厂提供的介电常数通常有±5%的公差，估算时留余量很重要。

寄生电感：高速信号的“劲敌”

如果说寄生电容影响的是信号边沿，那寄生电感影响的就是电源完整性。我常说一句话：“高速设计中，所有的地都是电感”。

寄生电感的核心参数就是回路电感。信号从驱动端流出，经过走线，通过参考层回流，这个闭合回路本身就有电感。频率越高，感抗越大，回路上的电压降就越明显。

你看下面这张图，我把三种主要寄生参数的影响路径画了出来：

你注意看，这三种寄生参数不是独立存在的。高频下，它们会相互耦合，共同影响信号质量。比如一个过孔，既有寄生电感又有寄生电容，还会因为过孔孔壁的粗糙度增加额外的寄生电阻。

三种寄生参数的对比与总结

为了让你有个直观的印象，我把这三种参数的核心特性整理成一个对比表：

你想想看，这三种寄生参数合在一起，就是我们在ATE测试里需要面对的“隐形敌人”。它们不会像短路断路那样直接让板子报废，但会让信号质量逐步劣化，直到临界点突然失效。

我曾经调试过一款高速SerDes的测试板，眼图一直有抖动超标的问题。仿真模型看了无数遍，参数也调来调去。最后我用TDR（时域反射计）逐段测量走线阻抗，发现有一段过孔区域的寄生电感比预期大了20%。就是因为过反了参考层的开槽区域，回流路径被迫绕路，回路面积暴增。改了一版之后，眼图瞬间清爽了。

好了，三种基本寄生参数就先聊到这儿。这些东西看似基础，但往后讲ATE测试的各个环节——探针补偿、介损分析、电源完整性——全都绕不开它们。把这些概念在脑子里扎牢了，后面的章节你会觉得顺不少。