传输线理论基础：特性阻抗、传播常数、时域反射（TDR）原理简介

说到PCB高速设计，传输线理论是绕不开的坎。我记得刚入行那会儿，总觉得这玩意儿是射频工程师才需要关心的，直到有一次调试一个DDR3的板子，信号线上过冲差点把芯片打坏……嗯，从那以后我就老老实实回头啃传输线了。

说白了，传输线就是一对导体——信号线和它的回流路径。在低频时，导线就是导线，走通就行。但频率一高，信号波长跟走线长度可比了，导线上的电压和电流就不再处处相等。这时候，整条走线就变成了一个分布参数网络。

2.1 特性阻抗——传输线的“身份证”

特性阻抗，用Z₀表示，是传输线最重要的参数。它的定义很简单：行波状态下，传输线上任意位置的电压与电流之比。

Z₀ = √( (R + jωL) / (G + jωC) )

Z₀ = √( L / C )

注意，这个定义有个前提——行波状态。什么意思？就是信号只朝一个方向传播，没有反射。一旦有反射，线上某点的电压电流比就会变，测出来的就不是特性阻抗了。这一点很多新手容易搞混。

特性阻抗只取决于传输线的几何结构和介质材料，跟线长无关。我做过的项目中，最常用的几种结构：

50Ω为什么是行业默认值？我个人觉得主要是历史原因——早年同轴电缆的功率容量和衰减均衡点正好落在50Ω附近。后来大家就用惯了，芯片IO、测试设备都按50Ω来匹配。一旦你选定了目标阻抗，就得通过调整线宽、介质厚度、铜厚来把它做出来。

2.2 传播常数——信号在线上的“损耗账本”

传播常数γ描述了信号沿传输线传播时的幅值和相位变化。它是复数：

γ = α + jβ

其中：

• α（衰减常数）——信号幅值的衰减，单位Np/m或dB/m
• β（相位常数）——信号的相位变化，单位rad/m

传播常数跟频率有关。频率越高，衰减越大，相移也越大。这就是为什么高速信号跑不了太远的原因——跑远了波形就塌了。

衰减主要来自三个地方：

1. 导体损耗——铜箔的趋肤效应，高频电流集中在导体表面，等效电阻增大。频率每翻一倍，趋肤深度减为原来的1/√2。
2. 介质损耗——PCB板材的极化损耗。这跟材料的损耗因子tanδ直接相关。FR4的tanδ在0.02左右，到了10GHz以上简直没法用。
3. 辐射损耗——信号从走线上"漏"出去。通常微带线比带状线辐射大，频率越高越明显。

为什么实际板材的Dk值和设计值对不上？我遇到过好几次：同一批次不同位置的板材，Dk能差出0.3。所以做高速SerDes的时候，我通常会在板上留几对TDR测试结构，用来反推真实的传播常数和介电常数。这才是靠谱的做法。

2.3 时域反射（TDR）原理简介

TDR，说穿了就是"往传输线里扔一个阶跃信号，然后看反射回来的波形"。反射发生在传输线阻抗不连续的地方——阻抗变了，一部分信号就会弹回来。

反射的大小由反射系数Γ决定：

Γ = (Z_load - Z₀) / (Z_load + Z₀)

• Γ = 0：完全匹配，无反射
• Γ > 0：负载阻抗大于特性阻抗，反射正电压
• Γ < 0：负载阻抗小于特性阻抗，反射负电压

TDR的核心思路：发送一个陡峭的阶跃信号（上升时间通常50ps以下），然后测量返回的电压波形。通过反射波的幅度和时延，就能算出阻抗变化点的位置和阻抗值。

我曾经用TDR抓过一个40Gbps背板上的bug——设计时阻抗算得很准，但实际测试发现连接器处有一个15Ω的阻抗塌陷。原因很简单：连接器焊盘的参考层被挖空了。没有TDR，这种问题几乎不可能从波形上直接看出来。

做TDR测量时，有几个点要注意：

• 上升时间决定分辨率：TDR的物理分辨率大约是上升时间的1/5。50ps上升时间可以分辨约10mm的阻抗变化。要做精细分析，就得用更快的脉冲源。
• 校准很重要：TDR仪器和被测件之间总有一段电缆和探针。测量前要做开路/短路/负载校准，不然测出来的是线和DUT的叠加结果。
• 平均和滤波：TDR波形天生带噪声。我习惯做16~64次平均，必要时做低通滤波——前提是不能把阻抗突变的高频信息滤掉了。

最后，我把这三个概念的关系梳理成一张图。这张图我画过很多次，每次培训都会先拿出来讲——理解了它，后面讨论Test Fixture的寄生参数补偿就顺了。

这张图把本章的三个核心概念串了起来：特性阻抗是传输线的身份标签，传播常数是信号在线上的损耗账本，而TDR就是我们手里用来"看"阻抗分布的仪器。搞懂了这三者的关系，后面讲Test Fixture设计时的去嵌入、校准和寄生参数提取，你就能理解每一步背后的物理意义了。