第2章 信号完整性基础：传输线理论、阻抗匹配、反射、串扰
做高速接口测试，你得先理解信号完整性。说白了，就是信号在传输过程中能不能保持它该有的样子。我早期做低速板卡时，觉得这就是个理论概念。后来上了高速项目，才发现信号出问题，板子直接废掉。
嗯，这一章我们聊聊四个核心基础——传输线、阻抗匹配、反射、串扰。搞懂它们，Compliance test才有底。
2.1 传输线理论 — 信号不再是导线上的电压
低频电路里，我们习惯把导线当成零欧姆。信号跑得快或慢，基本无所谓。但频率一上去——比如 PCIe Gen3 跑 8 Gbps，信号上升沿在 30 ps 以内——事情就变了。
为什么？因为信号在传输时，会感受到分布的寄生电容和寄生电感。这些分布参数合起来，就构成了传输线的特征阻抗 Z₀。
| 参数 | 含义 | 对信号的影响 |
|---|---|---|
| Z₀（特征阻抗） | 传输线上电压与电流之比 | 决定是否匹配 |
| 传播时延 | 信号从源端到负载的时间 | 影响时序，超过 1/6 上升时间时反射不可忽略 |
| 损耗因子 | 介质损耗 + 导体损耗 | 高频时衰减增大，眼图张开减小 |
我个人习惯，在设计阶段就会用 Polar SI 或 HyperLynx 跑一下叠层。你会发现，同样的线宽在 Fr4 和内层参考层的走线 Z₀ 可能差 10 Ω。嗯，这里要注意。
2.2 阻抗匹配 — 不匹配，就反射
信号在传输线上遇到阻抗突变（比如过孔、连接器、分支），一部分能量会被反射回来。反射信号和原信号叠加，就形成了过冲、下冲、振铃。
我在项目中遇到过一块 HDMI 板，眼图测试老是不过。检查发现是 Source 端用了 75 Ω 端接，但走线是 50 Ω。嗯，差了 25 Ω，反射系数算出来接近 0.2，直接导致眼图高度不够。
反射系数 Γ 公式：
Γ = (ZL - Z0) / (ZL + Z0)
ZL = 负载阻抗
Z0 = 传输线特征阻抗举个例子：如果 Z₀ = 50 Ω，端接是 75 Ω，那么 Γ = (75-50)/(75+50) = 0.2。也就是说，20% 的能量被反射回来。碰上大信号摆动，这个反射可能就是抖动和不通过的元凶。
常见的阻抗匹配策略：
- 源端串联：驱动端串一个电阻，使驱动内阻 + 串阻 ≈ Z₀。我常用在单端时钟线上。
- 末端并联：在接收端对地或对电源端接。对 DDR 总线特别合适。
- 差分匹配：差分对之间跨接 100 Ω 电阻，匹配差分阻抗。
2.3 反射 — 波形畸变的根源
反射不仅会引起过冲，还会导致多次反射。说白了，就是信号在源端和负载之间来回弹，直到能量耗尽。这在数字信号上就表现为振铃，接收器可能错误识别逻辑电平。
反射的影响参数：
- 过冲百分比：超过稳态电压的比值，通常要求 < 15%
- 振铃持续时间：应该在建立时间内收敛到 ±10% 稳态
- 回波损耗（RL）：反射功率与入射功率之比，用 dB 表示，越大越好
| 反射严重程度 | 回波损耗 (dB) | 视觉表现 | 典型原因 |
|---|---|---|---|
| 轻微 | -15 ~ -20 | 眼图边沿略毛糙 | 过孔残株 |
| 中等 | -10 ~ -15 | 眼图高度减小 10-15% | 连接器阻抗不连续 |
| 严重 | < -10 | 眼图闭合明显，抖动超标 | 长残株/通孔/缺少端接 |
你想想看，做 Compliance test 时，回去看 TDR 曲线，比看眼图更能定位问题。反射点就是阻抗突变点。这也是我反复说的：TDR 是 SI 工程师的「手电筒」。
2.4 串扰 — 看不见的邻居干扰
相邻走线之间的电磁耦合，就是串扰。高速接口里，迹线间距小，叠层薄，串扰会成为限制信号质量的主要因素。
串扰分两种：
- 近端串扰 (NEXT)：发生在攻击线和受害线的同一端。表现为一个大的毛刺。
- 远端串扰 (FEXT)：发生在远端，和信号同时到达，造成时序偏移。
我记得调试一个 USB 3.1 Gen2 设计时，D+ 和 D- 差分对内部走线间距只有 3 mil。结果 FEXT 直接导致差分信号共模电平偏移，眼图测试不通过。增加间距到 10 mil，问题迎刃解。
同时，你可以用带状线而不是微带走线。带状线有上下参考平面，串扰比微带小很多。代价是布线需要更多层。如果成本允许，我个人更推荐高速线走内层。
嗯，这四个基础概念，就是整个信号完整性分析的骨架。Compliance test 里，无论是眼图、抖动、回损还是串扰测试，背后的物理机制都在这儿。搞懂了，调试起来就是降维打击。