📚 课程目录第4章 ESD失效机制

4 ESD失效机制：电压击穿、电流热效应、金属迁移、栅氧击穿

ESD 到底是怎么把芯片搞死的？说白了，就是一口气灌进来太多能量，芯片扛不住。我这几年碰到的失效案例，十有八九逃不出下面这四种机制。咱们一个一个掰开看。

电压击穿是最直观的。你想想看，两个电极之间距离就那么几微米，ESD 一上来几千伏，空气都能击穿，何况芯片里的薄氧化层？我见过一个案例，接口芯片的 I/O 对地只画了一个 0.5μm 的间距，结果打一次 2kV HBM 就冒烟了。

电压击穿的本质是介质中的电场强度超过临界值。MOS 管的栅氧化层通常是重灾区。一旦栅氧被击穿，栅极和沟道之间就永久短路了。

我的经验：碰到电压击穿失效，先去看版图上 ESD 结构附近的间距。很多新手画 I/O 时没注意隔离环距离，一打就穿。

ESD 电流虽然时间短，但峰值可以到几安培。电流流过金属线或扩散区，局部温度瞬间飙升。铝的熔点是 660℃，铜是 1083℃，但 ESD 的几十纳秒内温度能超过 1400℃。说白了，就是烧断了。

我在项目中遇到过一颗电源芯片，每次打 ±4kV 就失效。拆开后用红外显微镜一看，金属铝线中间有个烧断的小坑。后来发现是那条金属线宽度只有 3μm，承受不了峰值电流。

电流热效应还有一个特征：失效点往往在电流密度最大的地方，比如接触孔边缘、拐角、窄线。所以版图里那些直角走线，ESD 时第一个牺牲。

⚠ 注意：电流热效应不一定会直接把金属烧断，有时只是让金属局部再结晶，电阻变大，后面工作一段时间才彻底失效。这种“延迟失效”在可靠度测试里很容易漏掉。

金属迁移平时在可靠性里讲得多，但 ESD 也会诱发。ESD 大电流让金属晶界处产生焦耳热，金属原子顺着电子风移动，形成空洞或晶须。空洞会导致电阻增大甚至断路，晶须可能会穿通层间介质造成短路。

我记得有一次失效分析，芯片刚焊上去功能正常，跑半天就坏了。用 SEM 一看，铝线上长出了小蘑菇一样的晶须，恰好和旁边的多晶硅搭上了。追溯流片批次，发现那次 ESD 测试时 monitor 芯片就有轻微漏电。

金属迁移和纯热效应的区别在于：热效应是瞬间熔断，断口呈球形；迁移则是原子缓慢漂移形成的树枝状或丘状形貌。用 high-power 模式下的 SEM 就能区分。

栅氧击穿几乎是每个 CMOS 设计师的噩梦。栅氧化层越薄，越容易击穿。90nm 以下的工艺，栅氧厚度只有 1-2nm，一个 ESD 脉冲就能在栅氧上产生足够高的电场，导致陷阱电荷积累、局部软化，最终形成导电通路。

我做过一批 28nm 工艺的芯片，栅氧击穿率特别高。反复检查发现，IO 的 ESD 结构里漏加了栅耦合辅助电路。ESD 事件发生时，栅极电压悬空，直接承受了漏端的冲击电压。那版 tapeout 之后赔了不少钱……

栅氧击穿在电学上表现为栅极漏电流从 pA 级跳到 μA 甚至 mA 级。用参数分析仪扫 Vg-Id 曲线，如果 Id 在栅压很低时就有大电流，基本就是栅氧挂了。

关键差异总结：电压击穿看电场，电流热效看能量，金属迁移看时间积累，栅氧击穿看陷阱。四种机制有时共存，比如大电流先引起热效应，热效应又加速金属迁移。失效分析时要多点开花。

实验观察失效，我一般按下面几步走。这不是标准操作手册，但很实用。

IV 曲线测试：用源表（比如 Keithley 2400）扫 I/O 对 GND 的正反向 IV。正常二极管曲线，击穿后可能变成电阻或短路。
TLP（传输线脉冲）测试：用 TLP 系统打递增的方波脉冲，看电压钳位和漏电流。失效时漏电流会突然跳变好几个数量级。
EMMI（微光显微镜）：给芯片加静态电压，用高灵敏度 CCD 捕捉发光点。击穿点通常会因为载流子复合而发光，或者 MOSFET 工作在不正常模式下产生强光。
OBIRCH（光束诱导电阻变化）：用激光扫描芯片表面，电阻异常的区域会吸收更多激光热量，通过反射率变化找到失效点。热效应造成的金属熔融点特别明显。
FIB + SEM：最后一步。切出失效点截面，用 SEM 看形貌。栅氧击穿能看到氧化层裂纹，热效应能看到熔球，迁移能看到枝晶。

我的习惯：先做 TLP 测试，快速判断是电压型失效还是电流型失效。TLP 的 It2（二次击穿电流）直接反映了器件的坚固程度。如果是电压型失效，TLP 曲线会在低电流时就翘起；电流型失效则会在高电流时突然断裂。

最后提一句，实验观察时别只依赖一种手段。我记得有一次 TL P 曲线显示栅氧击穿，但 EMMI 却没有发光点，后来用 OBIRCH 才发现是金属线下的接触孔处有空洞，漏电路径其实在底层。多种手段交叉验证才靠谱。