RLC并联电路瞬态响应理论
聊完串联，咱们该看看并联RLC了。这俩结构看上去只是互换位置，但行为差别不小。我当年刚接触并联RLC时，总习惯用串联那套思路去套，结果算出来的时间常数全不对——嗯，后来才明白，并联电路的阻尼特性取决于并联电阻R、电感L和电容C的配合方式。本节我们就把并联RLC的瞬态响应彻底捋清楚。
并联RLC电路的基本方程
先看拓扑结构。电源、R、L、C全部并联在一起。对节点列KCL，可以得到一个二阶微分方程。我习惯这样写：
C · du/dt + u/R + (1/L) ∫ u dt = i_s(t)对方程两边求导，整理成标准形式：
d²u/dt² + (1/RC) du/dt + (1/LC) u = (1/C) di_s/dt这是个二阶线性常系数微分方程。右边是激励函数的导数。对于零输入响应（电源短路），右边为零：
d²u/dt² + 2α du/dt + ω₀² u = 0其中：
- 阻尼系数 α = 1/(2RC)
- 无阻尼谐振角频率 ω₀ = 1/√(LC)
特征根与阻尼状态
用标准的特征方程解法。设解为 u = e^{st}，代入得：
s² + 2α s + ω₀² = 0两个根为：
s₁,₂ = -α ± √(α² - ω₀²)判别式的符号决定响应形态。定义阻尼比 ζ = α/ω₀，则：
- ζ > 1 → 过阻尼 (α > ω₀)：两个负实根
- ζ = 1 → 临界阻尼 (α = ω₀)：重根
- 0 < ζ < 1 → 欠阻尼 (α < ω₀)：共轭复根，有振荡
三种响应形态详解
过阻尼（ζ > 1）
两个不等的负实数根。响应是两指数项的叠加，没有振荡。电压从初始值缓慢回到零。你想想看，如果电阻特别小（α很大），系统就像被“刹车”死死抱死，反应很慢。
表达式形式：
u(t) = A₁ e^{s₁ t} + A₂ e^{s₂ t}其中s₁和s₂都是负数，且|s₁| < |s₂|。通常较慢的那个指数（|s|小）主导恢复时间。
临界阻尼（ζ = 1）
重根 s₁ = s₂ = -α。响应形式为：
u(t) = (A + B t) e^{-α t}这是最快无振荡的恢复方式。在需要快速稳定且不允许过冲的场景（比如某些精密ADC的参考电压建立），我们总希望把阻尼比设计成1。但说实话，实际元件有容差，临界阻尼很难精确命中，一般用比1稍微大一点点（ζ ≈ 1.05）来保证鲁棒性。
欠阻尼（0 < ζ < 1）
复根 s₁,₂ = -α ± j ω_d，其中阻尼振荡角频率 ω_d = ω₀ √(1-ζ²)。响应是衰减正弦：
u(t) = U₀ e^{-α t} sin(ω_d t + φ)振荡的包络以时间常数 τ = 1/α 衰减。欠阻尼在需要“快速到达目标值”且允许一定过冲的场景中很常见——比如Boost变换器的输出滤波。
并联与串联的关键差异对比
| 参数 | 串联RLC | 并联RLC |
|---|---|---|
| α | R / (2L) | 1 / (2RC) |
| ω₀ | 1/√(LC) | 1/√(LC) |
| ζ | R/2 · √(C/L) | (1/2R) · √(L/C) |
| 电阻对阻尼的影响 | R越大，阻尼越强 | R越小，阻尼越强 |
| 响应变量 | 电流 i(t) | 电压 u(t) |
你看，ζ的表达式里，串联是R乘以√(C/L)，并联是R的倒数乘以√(L/C)。设计的时候，如果要调小并联电路的阻尼，该增加电阻还是减小电阻？——增大R。对，和串联的思路正好相反。我一开始总记反，后来干脆写了张小卡片贴在显示器旁边。
实际设计中的关键参数
- 恢复时间：过阻尼下，响应由主导极点决定，约等于 1/|s₁|。临界阻尼约 2/α。欠阻尼下，包络时间常数 1/α 决定衰减速度。
- 过冲：仅欠阻尼有过冲，峰值超调量 (M_p) = e^{-πζ/√(1-ζ²)} × 100%。ζ=0.5时约16%，ζ=0.3时约37%。
- 阻尼比选取：电源滤波常用ζ≈0.7～1（兼顾建立时间和过冲）；信号触发电路常用ζ≈0.5～0.7（快速响应，接受一定过冲）；精密参考电压常用ζ≈1.05（无过冲但比临界阻尼略慢一点，保证鲁棒性）。
避坑指南
我曾经因为忽略了电容初始电压，导致并联RLC瞬态分析结果全错。并联电路里，电容和电感都有初始储能。如果电容初始电压不为零，微分方程的初始条件要同时考虑u(0⁺)和du/dt(0⁺) = i_L(0⁺)/C。很多教材默认零状态，但实际总有初始储能。建议在仿真开始前先给电容和电感赋初值，不然算出来的响应波形完全不对。
另一个坑是电感的直流电阻。理想并联RLC里，电感无内阻，但实际电感线圈有DCR。这个串联在电感支路的小电阻会增加阻尼（等效于在并联网络里并联了一个更大的R？不对，其实是给电感增加了串联电阻，会使整个电路更接近串联RLC的某些特性）。嗯，详细的分析我们后续讲到非理想元件时再说，你只要记住：实际电感的内阻会让欠阻尼的振荡衰减更快，甚至把ζ推到1以上。
最后提醒一句：不要盲目追求欠阻尼下的“快”。过冲电压如果超过后级电路的耐压，可能一上电就烧芯片。我见过一个同事，为了追求电源快速建立，把阻尼比调到0.3，结果每次上电瞬间输出电压冲到标称值的1.5倍，后端FPGA直接锁死。后来改成ζ=0.8，虽然建立慢了20%，但再也没出过问题。