首页
›
高速接口与互连
›
062-RGMII延时校准与板级验证
›
《RGMII时序调校失败复现与修复验证》
VIP20
本课程属于:062-RGMII延时校准与板级验证
高速接口与互连 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
RGMII时序调校失败复现与修复验证
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导引
一次RGMII通信失败的惨痛教训
课程导引
RGMII
02
RGMII接口基础
信号定义与时序规范
RGMII
接口基础
03
关键时序参数
Tsu · Th · Tskew
关键时序参数
Tsu
04
调试前的准备
示波器 · 逻辑分析仪与测试点
调试前的准备
示波器
05
第一次失败
时钟相位偏差导致数据采样错误
第一次失败
时钟相位偏差导致…
06
第二次失败
PCB走线长度不匹配引起的时序偏移
第二次失败
PCB
07
第三次失败
电平不匹配导致边沿抖动
第三次失败
电平不匹配导致边…
08
第四次失败
电源噪声对时钟质量的恶化
第四次失败
电源噪声对时钟质…
09
第五次失败
驱动能力不足引发的上升沿过缓
第五次失败
驱动能力不足引发…
10
第六次失败
终端匹配电阻错误造成的反射
第六次失败
终端匹配电阻错误…
11
第七次失败
跨时钟域同步处理不当
第七次失败
跨时钟域同步处理…
12
第八次失败
FPGA IO Bank电压配置失误
第八次失败
FPGA
13
第九次失败
PHY芯片初始化顺序错误
第九次失败
PHY
14
第十次失败
软件驱动中对时序补偿的误解
第十次失败
软件驱动
15
系统化的调试方法
从现象到根因的推演
系统化的调试方法
从现象到根因的推…
16
时钟树的测量与优化
如何保证0ppm偏差
时钟树的测量
优化
17
数据线的等长设计
实战中的容差计算
数据线的等长设计
容差计算
18
PCB叠层与阻抗控制对RGMII的影响
PCB叠层与阻抗控制对RGMII的影响 · 核心概念 · 实践要点
PCB
RGMII
19
使用眼图评估RGMII信号质量
使用眼图评估RGMII信号质量 · 核心概念 · 实践要点
RGMII
使用眼图评估
20
从失败到成功
一次完整的调试案例复盘
从失败到成功
一次完整的调试案…
21
实战
在Xilinx Zynq平台上调通R…
Xilinx
Zynq
22
实战
在Intel Cyclone V平台…
Intel
Cyclone
23
实战
在国产FPGA上调试RGMII的坑与…
FPGA
RGMII
24
RGMII时序仿真的重要性
先仿真后调试
RGMII
时序仿真的重要性
25
常见问题速查表
15个典型故障及解决
常见问题速查表
15个典型故障
26
高级技巧
动态相位调整与自适应均衡
高级技巧
动态相位调整
27
测试验证
如何编写自动化时序测试脚本
测试验证
如何编写自动化时…
28
文档记录
调试日志与知识沉淀
文档记录
调试日志
29
总结
RGMII时序调校的心法与套路
RGMII
时序调校的心法
30
展望
从RGMII到更高速度接口的演进
RGMII
到更高速度接口的…
所属VIP或分类
同VIP:MDIO寄存器配置与PHY时序偏斜调试
同VIP:RGMII-PCB布局约束与板级时序验证
同VIP:RGMII-PCB布线时延偏差分析与整改