VIP20
本课程属于：062-RGMII延时校准与板级验证 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

RGMII时序偏斜测量与板级故障分析

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
RGMII接口基础
介绍RGMII的信号线（时钟 · 数据 · 控制）
RGMII接口基础
02
时序偏差定义
什么是时序偏差（Timing Ske…
时序偏差定义Timing
03
RGMII时钟与数据对齐方式
解释RGMII中的时钟相位（0°/9…
RGMII时钟
04
RGMII时序参数
Tsetup · Thold · Tskew
RGMII时序参数
05
RGMII源同步时序分析
如何理解源同步接口的时序约束
RGMII源同步时序分析
06
PCB走线对Skew的影响
走线长度 · 特性阻抗 · 信号反射如何引入时序偏差
PCBSkew
07
不同RGMII版本差异
v1.0 · v1.1 · v2.0的时序要求变化
RGMII不同
08
使用示波器测量RGMII的Timing Skew
测量方法 · 探头设置 · 数据解读
RGMIITiming
09
时序裕量计算
如何计算RGMII的建立时间和保持时…
时序裕量计算RGMII
10
常见RGMII时序问题
数据采样错误 · 时钟错位 · 信号质量劣化
RGMII常见
11
时钟抖动（Jitter）与Skew的关系
如何区分jitter和skew
JitterSkew
12
板级延迟补偿技术
蛇形走线 · 等长布线 · 差分对匹配
板级延迟补偿技术蛇形走线
13
FPGA内部的RGMII时序约束
使用IDELAY/ODELAY/MM…
FPGARGMII
14
仿真验证RGMII时序
使用HyperLynx · SIwave或Cadence Sig…
RGMII仿真验证
15
建立时间与保持时间深入
RGMII数据与时钟沿的关系 · 如何保证两者
建立时间保持时间深入
16
调试流程
从原理图审查到PCB Layout检…
调试流程PCB
17
常见PHY芯片时序参数解读
以某款PHY的datasheet为例…
PHY常见
18
电气特性与Skew
5V/3.3V电平 · 驱动能力 · 上拉电阻对时序的影响
Skew电气特性
19
温度对时序Skew的影响
温漂系数 · PCB材料带来的延迟变化
Skew温度对时序
20
PCB叠层设计优化
如何通过层叠结构控制信号延时差
PCB叠层设计优化
21
时钟走线长度匹配规则
数据线与时钟线的长度差要求
时钟走线长度匹配…数据线
22
数据总线内部Skew
RXD[3
Skew数据总线内部
23
FPGA实现RGMII接口的时序优化
OSERDES/ISERDES使用 · 时钟域同步
FPGARGMII
24
面试高频题
解释RGMII的Tskew参数及其典…
面试高频题RGMII
25
面试高频题
如何保证RGMII时序满足设计要求
面试高频题RGMII
26
面试高频题
RGMII时钟和数据信号之间的ske…
面试高频题RGMII
27
面试高频题
如何用时序分析工具检查RGMII
面试高频题RGMII
28
实际案例
某项目因RGMII Skew导致通信… · 排查与修复过程
实际案例RGMII
29
RGMII转SGMII时的时序考虑
为何SGMII对Skew要求宽松
RGMIISGMII
30
总结与进阶
RGMII时序设计的最佳实践与常见误…
进阶RGMII